Item type |
SIG Technical Reports(1) |
公開日 |
2017-10-30 |
タイトル |
|
|
タイトル |
MIMO-OFDM無線通信における信号分離のためのパイプライン型逆行列演算回路のアーキテクチャ検討 |
タイトル |
|
|
言語 |
en |
|
タイトル |
A Study of Pipelined Hardware Design of Matrix Inversion for Signal Separation in MIMO-OFDM Wireless Communication |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
設計最適化手法 |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
立命館大学情報理工学部 |
著者所属 |
|
|
|
北海道大学大学院情報科学研究科 |
著者所属 |
|
|
|
北海道大学大学院情報科学研究科 |
著者所属 |
|
|
|
北海道大学大学院情報科学研究科 |
著者所属(英) |
|
|
|
en |
|
|
College of Information Science and Engineering, Ritsumeikan University |
著者所属(英) |
|
|
|
en |
|
|
Graduate School of Information Science and Technology, Hokkaido University |
著者所属(英) |
|
|
|
en |
|
|
Graduate School of Information Science and Technology, Hokkaido University |
著者所属(英) |
|
|
|
en |
|
|
Graduate School of Information Science and Technology, Hokkaido University |
著者名 |
今川, 隆司
池下, 貴大
筒井, 弘
宮永, 喜一
|
著者名(英) |
Takashi, Imagawa
Takahiro, Ikeshita
Hiroshi, Tsutsui
Yoshikazu, Miyanaga
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
無線通信の高速化を目的とした MIMO のストリーム数や OFDM のサブキャリア数の増加に伴って,信号分離に要する計算量が増加している.代表的な信号分離手法である MMSE や ZF,SICは,MLD と比べて計算量が小さい一方で,逆行列演算の実装が処理時間や BER に与える影響が大きい.本稿では,シュトラッセンのアルゴリズムを基本とする浮動小数点数演算ベースのパイプライン型逆行列演算回路のアーキテクチャ検討をする.今回検討したアーキテクチャでは,パイプライン化に伴う回路リソースの増大に対して効率良くスループットが改善されることを,論理合成とシミュレーションにより示す. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
With the increase in the number of MIMO streams and OFDM subcarriers for high-speed wireless communication, the amount of computation required for signal separation is rapidly increasing. In representative method of signal separation, such as MMSE, ZF and SIC, the implementation of matrix inversion has a great impact on processing time and bit error rate. This paper studies a pipelined hardware design of matrix inversion based on Strassen algorithm and floating-point number arithmetic. The results of logic synthesis and simulation show that the throughput can be improved efficiently against the increase of the circuit resources induced by pipelining. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA12149313 |
書誌情報 |
研究報告組込みシステム(EMB)
巻 2017-EMB-46,
号 20,
p. 1-4,
発行日 2017-10-30
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-868X |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |