WEKO3
アイテム
2 パス限定投機方式の提案
https://ipsj.ixsq.nii.ac.jp/records/18353
https://ipsj.ixsq.nii.ac.jp/records/18353a1f4c21d-8eb6-4f16-a506-a96e9ddb86eb
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2005 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | Trans(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2005-12-15 | |||||||
タイトル | ||||||||
タイトル | 2 パス限定投機方式の提案 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Two-Path Limited Speculation Method | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | プロセッサアーキテクチャ | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
資源タイプ | journal article | |||||||
著者所属 | ||||||||
宇都宮大学 | ||||||||
著者所属 | ||||||||
宇都宮大学 現在,富士通SCM システムズ株式会社 | ||||||||
著者所属 | ||||||||
宇都宮大学 | ||||||||
著者所属 | ||||||||
宇都宮大学 現在,帝京大学 | ||||||||
著者所属 | ||||||||
宇都宮大学 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Utsunomiya University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Utsunomiya University,Presently with Fujitsu SCM Systems Limited | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Utsunomiya University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Utsunomiya University,Presently with Teikyo University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Utsunomiya University | ||||||||
著者名 |
横田, 隆史
× 横田, 隆史
|
|||||||
著者名(英) |
Takashi, Yokota
× Takashi, Yokota
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | LSI の高集積化にともない,計算機システムで利用可能なハードウェア資源の量は拡大の一途をたどっているが,一方でクロック速度の向上が飽和する状況になっており,命令レベル・スレッドレベルの並列性を活かした効果的な実行方式が求められている.本論文は,実行頻度の高いホットループに対して,次のイテレーションで行われる実行経路(パス)を予測して投機実行するパスベースの投機的マルチスレッド処理に関して,スレッドレベル並列性を得るための現実的かつ効果的な方法を検討する.パスを投機の対象とすることで,スレッド間依存の問題の緩和や,スレッドコードの最適化が図れるメリットを享受できるが,その一方で,効果的なパスの予測方法・投機方法が課題となる.本論文では,一般的なプログラムでは多くの場合,予測・投機の対象を実行頻度の高い2 つのパスに絞っても実質上問題にならないことを示し,2 つのパスに限定して投機実行する2 パス限定投機実行方式を提案する.実行頻度の上位2 つのパスが支配的である場合は,最初のパスの投機に失敗しても次点のパスが高確率で成功するために実行効率を上げられる.本提案方式をモデル化し解析的に性能見積りを行うとともに,2 レベル分岐予測器をもとにしたパス予測器を用い,トレースベースのシミュレータにより評価を行い有効性を示す. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Modern microprocessor systems take their advantages by exploiting large hardware resources in a single chip and by accelerating clock speed. However, in near future, LSI integration will be continued while clock speed be saturated. Thus efficient instruction- and thread-level parallelism is required to achieve higher performance. This paper addresses a path-based speculative multithreading, where frequently executed path is predicted and executed speculatively. We propose a practical speculation method for path-based speculative multithreading. Most practical programs execute only one or two paths in hot-loops, while there are many possible paths according to many branches. We show most frequent two paths are practical candidates to predict and speculate, and thus we propose the two-path limited speculation method. Analytical performance estimation and trace-based simulation results show effectiveness of the proposed method. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11833852 | |||||||
書誌情報 |
情報処理学会論文誌コンピューティングシステム(ACS) 巻 46, 号 SIG16(ACS12), p. 1-13, 発行日 2005-12-15 |
|||||||
ISSN | ||||||||
収録物識別子タイプ | ISSN | |||||||
収録物識別子 | 1882-7829 | |||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |