ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング


インデックスリンク

インデックスツリー

  • RootNode

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. シンポジウム
  2. シンポジウムシリーズ
  3. DAシンポジウム
  4. 2017

再構成可能デバイスMPLD/SePLDにおける設計アルゴリズムについて

https://ipsj.ixsq.nii.ac.jp/records/183265
https://ipsj.ixsq.nii.ac.jp/records/183265
fabaf210-87ae-4fd9-b43b-d75f0886a2f8
名前 / ファイル ライセンス アクション
IPSJ-DAS2017018.pdf IPSJ-DAS2017018.pdf (1.4 MB)
Copyright (c) 2017 by the Information Processing Society of Japan
オープンアクセス
Item type Symposium(1)
公開日 2017-08-23
タイトル
タイトル 再構成可能デバイスMPLD/SePLDにおける設計アルゴリズムについて
タイトル
言語 en
タイトル Design Algorithm for Reconfigurable Device MPLD/SePLD
言語
言語 jpn
キーワード
主題Scheme Other
主題 特別セッション, リコンフィギャラブルシステム, デバイス, 設計環境, 応用事例
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_5794
資源タイプ conference paper
著者所属
広島市立大学
著者所属
広島市立大学
著者所属(英)
en
HCU
著者所属(英)
en
HCU
著者名 谷川, 一哉

× 谷川, 一哉

谷川, 一哉

Search repository
弘中, 哲夫

× 弘中, 哲夫

弘中, 哲夫

Search repository
著者名(英) Kazuya, Tanigawa

× Kazuya, Tanigawa

en Kazuya, Tanigawa

Search repository
Tetsuo, Hironaka

× Tetsuo, Hironaka

en Tetsuo, Hironaka

Search repository
論文抄録
内容記述タイプ Other
内容記述 本研究室で開発している再構成可能デバイス MPLD (Memory-based Programmable Logic Device) / SePLD (Selector-based Programmable Logic Device) 用のテクノロジマッピング,配置アルゴリズムについて紹介する.再構成可能デバイス MPLD / SePLD では,FPGA とは異なり,プログラム可能な配線資源を持たず,論理ブロック間を直接接続したアレイ構造を持つ.そのため,配置アルゴリズムでは単純に論理ブロックに論理セルを配置するだけでなく,論理ブロックを配線として使用する事を考慮した配置が必要になる.また,再構成可能デバイス SePLD の論理ブロックでは,3 入力までの任意の論理関数を実現できるが,4 ~ 6 入力までの論理関数は一部の論理関数のみが実現できるという制約がある.そのため,SePLD 用のテクノロジマッピングでは,その制約を考慮したマッピングアルゴリズムが必要となる.本稿では,SePLD 用のテクノロジマッピング,および,MPLD / SePLD 用の配置アルゴリズムについて評価を行い,現状の問題点について考察する.
論文抄録(英)
内容記述タイプ Other
内容記述 In this paper, we will explain about technology mapping and placement algorithm for the reconfigurable device, Memory-based Programmable Logic Device (MPLD) and Selector-based Programmable Logic Device (SePLD), that have been developed in our laboratory. MPLD / SePLD don't have programmable routing resource unlike FPGAs and have array structure that consists of directly connected logic blocks. Therefore, a placement algorithm is required to consider not only placement of logic cells into logic blocks but also using logic blocks as routing resources. The logic block in SePLD can implement any 3-inputs logic functions, but there is a limitation on implementation for 4 to 6 inputs logic function. Therefore, the limitation needs to be considered on technology mapping. In this paper, we evaluate the algorithms and describe the problems of these algorithms.
書誌情報 DAシンポジウム2017論文集

巻 2017, p. 91-96, 発行日 2017-08-23
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-20 03:44:13.158166
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

谷川, 一哉, 弘中, 哲夫, 2017: 情報処理学会, 91–96 p.

Loading...

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3