ハードウェアTCP/IPスタックを使用したROS準拠FPGAコンポーネントの通信性能評価

• Item type: Symposium(1)
• 公開日: 2017-08-17
• タイトル: ハードウェアTCP/IPスタックを使用したROS準拠FPGAコンポーネントの通信性能評価
• タイトル / 言語: en
• タイトル: Evaluation of communication performance of ROS-compliant FPGA component using hardware TCP/IP stack
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ROS
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 宇都宮大学大学院工学研究科
• 著者所属: 宇都宮大学大学院工学研究科
• 著者所属: 宇都宮大学大学院工学研究科
• 著者所属: 宇都宮大学大学院工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering Utsunomiya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering Utsunomiya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering Utsunomiya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering Utsunomiya University
• 著者名: 菅田, 悠平; 大川, 猛; 大津, 金光; 横田, 隆史
• 著者名(英): Yuhei, Sugata; Takeshi, Ohkawa; Kanemitsu, Ootsu; Takashi, Yokota
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 画像処理などの処理データ量が多い組込みアプリケーションを，FPGA を用いて加速することが期待されている．FPGA を活用するためにはソフトウェア ・ ハードウェアの両面に渡る開発が必要であり，組込みシステムへの導入が困難である．この問題に対し，ロボット開発に広く使われているミドルウェアである ROS (Robot Operating System) に準拠したコンポーネントとして FPGA を活用する技術が提案された．しかし，これまでに提案されたプログラマブル SoC (System on Chip) を使用したコンポーネントでは，ARM プロセッサで通信処理が行われるため通信遅延が大きい問題があった．本稿ではハードウェア TCP / IP を用いて ROS の通信処理をハードウェア化し，画像処理を想定した数 Mbyte のデータの転送を行った際の通信性能を評価した結果について述べる．評価の結果，ARM 上で動作させた通常のソフトウェア ROS が 6M バイト受信 ・ 送信するための遅延時間が 290ms であるのに対し，提案するハードウェア ROS 準拠 FPGA コンポーネントは 175ms であることが分かった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: It is expected to accelerate embedded applications with a large amount of processing data such as image processing using the FPGA. In order to utilize the FPGA, it is necessary to develop both software and hardware and it is difficult to introduce it to the embedded system. To solve this problem, a technology was proposed to utilize FPGA as a component compliant for Robot Operating System (ROS), which is widely used for robot development. However, in the components using programmable SoC (System on Chip) proposed so far, since the communication processing is performed by the ARM processor, there is a problem that the communication delay is large. In this paper, we present the result of evaluating the communication performance when transferring data of several megabytes assuming image processing by hardware processing of ROS communication processing using hardware TCP / IP. As a result, while the latency to receive and send 6M byte by normal software ROS on ARM processror was 290ms, the latency was 175ms in the case of proposed Hardware ROS-comliant FPGA component.
• 書誌情報: 組込みシステムシンポジウム2017論文集; 巻 2017, p. 62-69, 発行日 2017-08-17
• 出版者 / 言語: ja
• 出版者: 情報処理学会