# 重複実行省略を用いた 割込みによるマイクロプロセッサの最悪性能予測

小	西	昌	裕 <sup>†,</sup>	中	田	尚†
津	邑	公	暁 <sup>†,</sup>	中	島	浩 <sup>†,</sup>

本論文では、命令の out-of-order 実行を行うプロセッサにおいて、割込みに起因する性能悪化の 最大値を高速に取得する方法を論ずる.キャッシュや命令パイプライン機構を搭載するマイクロプロ セッサでは、実効的な性能悪化量を得るためには割り込まれたプログラムの実行をシミュレートする 必要があるが、これを割込みが発生しうるすべての箇所について行うと、それに要する時間は膨大な ものになる.そこで、プロセッサ状態の比較を行うことで重複するシミュレーションを省略し、実行 時間の大幅な短縮を図った.また、割込みの発生回数の増加によって可能な割込み箇所の組合せは指 数的に増加するが、これを現実的な処理時間に抑えるアルゴリズムの検討を行った.プラットフォー ムとして SimpleScalar を用いて、割込み回数を1回に限定し、命令パイプラインやキャッシュメモ りなどについてプロセッサ状態の比較による実行の省略を行った.その結果、連続する10万サイク ルの割込み候補点に対し、各サイクルにおける割込みによる性能悪化量を、状態比較を行わない場合 に比べおよそ43倍の速度で求めることができた.

# Measuring Worst-case Performance of Microprocessor by Interruption with Omitting Redundant Execution

# Masahiro Konishi,<sup>†,</sup> Takashi Nakada,<sup>†</sup> Tomoaki Tsumura<sup>†,</sup> and Hiroshi Nakashima<sup>†,</sup>

In this paper, we describe a method to estimate the worst-case performance degradation by preemption of programs executed on out-of-order microprocessors. For modern microprocessors with complicated mechanisms, such as pipeline or cache memory, the only way for the precise estimation is to simulate the program repeatedly varying interruption points. Since the straightforward implementation of this method requires a huge amount of execution time, we devised a fast measurement mechanism in which an interrupted execution is simulated differentially. That is, the simulation with an interruption at a time t completes when the machine state matches that derived from the execution interrupted execution. Additionally, we show the outline of an algorithm to estimate the worst-case performance with two or more interrupts in a reasonable time rather than taking a huge time exponential with the number of interrupts. We evaluated our implementation with one interrupt using a 9-queen solver program to find our simulator measures performance of a series of 100,000 interruptions 43 times as fast as the straightforward iterative simulation of interrupted execution.

## 1. はじめに

自動車のエンジン制御などといった組み込みシステ ムにおいては,割込みにより生じるプリエンプション

がもたらす性能悪化が,システムの性能見積りの際に 重要な意味を持つ.このような組み込みシステムでは, ある処理が定められた時間内に終了することが必要と なることが多い.つまり,どのようなタイミングで割 込みが発生した場合でも,その時間を超えないように システムを構成する必要がある.

一方,昨今のマイクロプロセッサは命令パイプライン,キャッシュ,分岐予測器などを搭載しており,このようなプロセッサが組み込みシステムにも徐々に浸透しつつある.このようなプロセッサでは,割込みの 発生が命令パイプラインの流れや命令の実行順序を大 幅に乱すとともに,キャッシュおよび分岐予測器の状態にも大きな変化を起こしうる.よって,割込みが性能悪化に及ぼす影響は,そのタイミングに大きく左右される.こういった理由から,in-order実行などの単純な仮定を設ける場合以外では,割込みによる厳密な最悪性能悪化の予測は非常に困難である.

割込みによる最悪性能予測を行う手法としては,プ ログラムにおけるキャッシュへの影響を静的に解析す る手法<sup>8),10),13)</sup>が知られている.たとえば Lee らは, 割込みが発生する各地点において,よくアクセスされ るキャッシュブロックの数を求め,それにより割込み による性能悪化の最悪値を予測している<sup>8)</sup>.また宮本 らは,プログラムの in-order 実行によって得られたメ モリアクセスログを解析し,キャッシュミス回数が最 大となる割込みタイミングを求めている<sup>9)</sup>.しかしこ れらの手法では,キャッシュへの悪影響を過大に評価 したり<sup>8)</sup>,あるいはミス回数の見積りが正確であった としても実際の最悪性能が求められなかったりする<sup>9)</sup>, といった問題点が存在する.

そこで本論文では,様々なタイミングで実際に割込 みを発生させたプログラムの実行をシミュレートし、 得られた各性能悪化量を比較することで最悪性能を求 める手法を提案する.実際に割込みが発生した状況を シミュレートするため,この方法によって得られる性 能の悪化量は既存手法とは異なり,シミュレータが正 確である限り誤差を含まない.しかし単純に各性能悪 化量を測定すると,膨大な実行時間を要する.そこで, 個々の割込みに対応する実行におけるプロセッサ状態 を保存・比較し,その違いが命令の実行サイクル数に 影響を与えない間,あるいはプロセッサ状態が完全に 一致した時点以降の処理を省略することで,最悪性能 予測にかかる時間を大幅に削減する方法について論ず る.なお最終的には任意回数の割込みを扱うことを目 標とするが,本論文では1回の割込みについてのみ評 価を行い,複数回の割込みについてはその実現への道 筋を述べるにとどめる.

以下,2章では割込みによる影響と状態一致による 実行省略の基本的な考え方を説明する.3章ではその ような実行省略を行うための具体的設計を,4章では, 実際に最悪性能予測を行うシミュレータの実装を,ま た5章ではその性能評価について,それぞれ述べる. その後,6章で割込みの回数を複数回へと拡張する方 法について論じ,7章で関連研究について述べた後, 最後に8章で本論文を総括し今後の課題について概 観する.

#### 2. 最悪性能予測

この章では,割込みによる性能の悪化の詳細とそれ を求める手段,その過程において発生する不要な処理 を省略する方法について述べる.

2.1 割込みと性能悪化

一般的に,命令パイプラインを備えたマイクロプロ セッサでは,割込みが発生した際にパイプラインに投 入されている未完了の命令をどうするかが問題とな る.パイプラインをフラッシュすることで未完了の命 令をいったん破棄してしまうのが一般的な対処法であ るが,この結果未完了命令の再実行が必要となるため 性能が悪化する.また,キャッシュを備えている場合 は,割込みやそれに起因するプリエンプションによっ てキャッシュに存在しているエントリの有効性が減少 する.具体的には,割込みハンドラやプリエンプトし たプロセスがキャッシュメモリのエントリを置き換え てしまい,割込み元に処理が戻ってきたときには有効 なエントリは減少している.

以上のように,割込みはその処理に時間を要するだけでなく,割り込まれたプログラムに固有の実行時間にも悪影響を及ぼすといえる.

2.2 割込みの影響

本論文では,プログラムを実行中に割込みが発生することで,以下のようなことが起こると想定する.

- 命令パイプライン中のコミットされていない命令 がフラッシュされる.フラッシュされた命令は実 行完了していないので,再びプログラムに実行が 戻ってきた際にパイプラインの最初のステージか ら実行がやり直される.
- キャッシュのエントリがすべて無効化される.実際にはいくつか有効なエントリが残る可能性もあるが,今回は最悪性能を求めるため,すべて無効化されるものとする.

なお,割込みハンドラやプリエンプトしたプロセス でどのような処理が行われるかは考えず,割込みの発 生による影響は上で述べた2点のみとする.また TLB や分岐予測器の BTB への影響についてはキャッシュ と同様に考えることができるので,本論文では議論を 省略する.分岐予測器が備える2ビット飽和カウンタ については後述する.

2.3 最悪性能の検出方法

1 章で述べたように,実際に各割込み候補点で割込 みを起こすことで,割込みによる性能悪化量を測定す ることができる.すなわち,割込みによる最悪性能予 測は以下のように行うことができる. Vol. 47 No. SIG 12(ACS 15) 重複実行省略を用いた割込みによるマイクロプロセッサの最悪性能予測

- (2) 割込み候補点に到達したら割込み発生をシミュ レートする.
- (3) プログラムの実行を最後までシミュレートする.
- (4) 実行終了までに要した総 CPU サイクル数を出 力する.

上記の(1)~(3)のシミュレーション過程を,ある割 込み候補点に関するスレッドと呼ぶこととすると,す べての候補点に関するスレッドを実行してサイクル数 の最大値を求めれば,割込み発生による最悪性能量が 算出できることになる.しかしこの方法では,割込み 候補点の数に比例する膨大なシミュレーション時間を 要することとなり非現実的である.そこで,次に述べ るような状態比較によるシミュレーションの省略を行 うことで,総実行時間を削減する.

2.4 状態一致によるシミュレーションの省略

プロセッサは内部のメモリやレジスタなどに膨大な 状態を保持し,それらはプログラムの実行に従って刻々 と変化する.一般にプロセッサの内部状態は,レジス タファイル,主記憶などのアーキテクチャ状態と,命 令パイプラインやキャッシュなどの非アーキテクチャ状 態に分けることができる.ここで前節で述べた方針に よるシミュレーションでは,割込みの前後でアーキテ クチャ状態は変化しないため,割込みの影響は非アー キテクチャ状態に対してのみ生じると考えることがで きる.そこで以下では,これらの非アーキテクチャ状 態を単にプロセッサ状態と呼び,また特に命令パイプ ラインとキャッシュの状態をそれぞれパイプライン状 態,キャッシュ状態と呼ぶ.また割込みの有無や割込 み候補点の位置が異なる2つのスレッドについて,両 者のアーキテクチャ状態が一致しているような各時点, 具体的には両者においてコミットされた命令数が等し いような各時点の中から,適当に選択したものを(プ ロセッサ状態の)比較点と呼ぶ.

割込みが発生した直後のプロセッサ状態は,一般に 発生しなかった場合とは大きく異なる.しかし命令パ イプラインやキャッシュは,後述するように初期状態 によらず一定の状態に収束する傾向を持つため,プロ グラムの実行を進めていくにつれて両者の差は小さく なり,やがてプロセッサ状態は一致すると考えられる.

一方,ある割込み候補点に関するスレッドのプロセッ サ状態が,ある比較点において割込みなしのスレッド のものと等しくなったとすれば,この比較点以降の両 者のプロセッサ状態はつねに一致することが保証され る.この結果,この比較点からプログラムの終了まで





に要する両者の CPU サイクル数が一致することも保 証され,割込みがもたらした性能悪化量を容易に算出 することができる.つまり,ある割込み候補点Aに 関する性能悪化量は,以下のようにして求められる (図1).

- (1) 割込みが発生しないスレッドを実行し,候補点 A 以降のすべての比較点におけるプロセッサ状態を保存する.
- (2) 候補点 A に関するスレッドを, 各比較点でプロセッサ状態を割込みなしのスレッドのものと比較しながら実行する.
- (3) プロセッサ状態が一致したら,候補点 A から 状態が一致した比較点までに要したサイクル数 の差をとる.この差が性能悪化量である.

プロセッサ状態がプログラム全体の実行時間に比べ てごく短い時間で一致するならば,この手法により性 能悪化量を本来必要な時間に比べてごく短い時間で算 出することができる.

3. 設計

この章では,具体的にどのような処理を行うことで 最悪性能を求め,不要なシミュレーションを省略する のかを述べる.

3.1 パイプライン状態の一致

パイプライン状態は割込み発生後,比較的短時間で 割込みなしのものと一致することが知られている<sup>12)</sup>. これは,命令パイプラインが保持しうるデータ量が キャッシュなどと比べてごく小さいこと,および分岐 予測ミスが発生すると,投機的に実行されていたミス パスの命令がすべてフラッシュされ,パイプラインが 空に近い状態になることが原因である.

3.2 キャッシュ状態の比較

キャッシュの特定のセットの状態は,連想度に等し い数の異なるブロックに対するアクセスが生じると, それ以前の状態にかかわらず一定の状態に収束する.



Fig. 2 Difference in caches.

したがって様々なブロックが高頻度でアクセスされる セットについては,割込みによる無効化後も比較的短 時間で割込みなしの状態に一致することが期待できる. しかしキャッシュ全体を考えると,すべてのセットに ついてこのようなアクセスが生じるまでには,パイプ ライン状態の一致よりも長い時間がかかるものと予想 される.

そこで,割込みなしと割込みありのスレッドのキャッ シュ状態を比較するのではなく,割込み候補点Aに 関するスレッド(以下「スレッドA」)と,Aの次の CPUサイクルの割込み候補点A+1に関するスレッ ドA+1のキャッシュ状態の比較を考える.スレッド AとスレッドA+1の,割込み発生直後のキャッシュ 状態の違いは,候補点Aで実行された命令によるメ モリアクセスの結果がキャッシュに反映されているか 否かである.

図2の例では,割込みが起こってからロード命令 LD R2, Y が実行された場合と,LD R2, Y が実行さ れてから割込みが発生した場合を示している.前者で は Y の値がデータキャッシュに格納されているのに対 し,後者では Y の値はいったんキャッシュに取り込ま れるものの,その後で発生した割込みによってキャッ シュから取り除かれる.またロード命令自身が命令 キャッシュに存在するか否かについても同様である. スレッド A と A+1 の間にはこのほかに, 当然パイ プライン状態の違いも存在するが,前節で述べたよう にこれはごく早期に一致する.一方でキャッシュ状態 の差異は,このキャッシュデータを利用するようなメ モリアクセスが発生するまで潜在的に存在し続ける. 図2の例で示した状態のままシミュレーションを継続 したとき,Yに対するメモリアクセス(あるいは当該 ロード命令の実行)が行われると,スレッド A では キャッシュヒットとなるのに対しスレッド A+1 では キャッシュミスとなり,両者のパイプライン状態が再 び不一致となる.しかしながらこれでキャッシュ状態 の差異は解消され、パイプラインはその後短時間で一 致して,両者のプロセッサ状態は完全に一致する.こ



図 3 メモリのアクセスログ Fig. 3 Memory access log.

の結果, 実行 A と A+1 の性能差が判明するので,次 は実行 A+1 と A+2, A+2 と A+3,...について同 様の処理を行う.

しかし,キャッシュ状態の潜在的な差異を残したま まパイプライン状態が一致した場合,その時点とキャッ シュ状態の差異が発現する時点との距離は不明である. もしこれがプログラム全体の実行時間に対して無視で きないほど大きい場合,この手法により削減できる実 行時間はごくわずかとなる.そこで以下では,いった んパイプライン状態が一致してからキャッシュ状態の 差異によって再び不一致となるまでのスレッド実行を 省略する手法について述べる.

キャッシュ状態に潜在的な差異があったとしても,差 異がある部分にアクセスして顕在化するまでの間は, スレッドAとA+1のプロセッサ状態は問題となる潜 在的な差異を除いて一致している.また両者の割込み 直後のキャッシュ状態の差は,実際にキャッシュメモ リの比較を行うことで容易に求めることができる.そ こで,図3に示すように,キャッシュ状態の差異が顕 在化するかどうかを,メモリアクセスログを用いて調 べることができる.

- (1) スレッド A と比較点 C<sub>1</sub> でパイプライン状態が 一致したスレッド A+1 と A+2 の, C<sub>1</sub> におけ るキャッシュ状態を保存する.
- (2) スレッド A ではメモリアクセスが生じるたび
  に、そのアクセスログ(アドレス、操作、結果)
  を保存する、
- (3) C<sub>1</sub>で保存したスレッド A+1のキャッシュ状態 に(2)のアクセスログを適用する.すなわち記 録されたアドレスと操作に基づくキャッシュの みのシミュレーションを行い,その結果(ヒッ ト/ミス,遅延)をログに記録されたものと比 較する.すべてのアクセスについて結果が一致 すれば,次の比較点 C<sub>2</sub>でのスレッド A+1の パイプライン状態は A のものと等しいことが



図 4 スレッドの中断と再開 Fig. 4 Suspension and resumption of threads.

保証される.またログの適用によって $C_2$ にお けるスレッド A+1のキャッシュ状態を求める ことができる.

(4) (3)と同様にスレッド A+2 のキャッシュ状態 にアクセスログを適用した結果,いずれかのア クセスの結果が異なれば,C1 から C2 に至る 過程で A+2 のパイプライン状態が A と一致し なくなる.このようにキャッシュ状態の差異が 顕在化した場合は,スレッド A+2 の C1 から のシミュレーションが必要となる.

以上に基づき,図4のようにしてパイプライン状態 が一致してからキャッシュ状態の差異が顕在化するま でのシミュレーションを省略する.まず,図中の下向 き破線矢印で示しているように,スレッドAとA+1 のパイプライン状態がある比較点で一致すると,ス レッド A+1 を一時的に中断して待機状態とし,次の スレッド A+2 に移ることとする. なおスレッド A は A+1 以降よりもつねに先行させ,各比較点間でのメモ リアクセスログを得ておく.またスレッドA+2やそ れ以降のスレッドが,スレッドA+1を中断した比較点 を越えて行われる際に,このアクセスログをスレッド A+1 のキャッシュ状態に適用してスレッド A との差 異顕在化の検出と状態更新を行う.その後あるスレッ ド(図ではスレッドA+4)の実行過程で,待機状態の スレッド(図ではスレッドA+2)のキャッシュ状態の 差異へのアクセスがログの適用で検出されると,実行 中であったもの(A+4)を中止して待機状態のスレッ ド(A+2)を直前の比較点から再開する.

なおスレッドが待機中である間のサイクル数,たと えば図のスレッド A+2の破線部分のサイクル数は, スレッド A の相当部分のサイクル数に等しいことが 保証される.したがって待機中のシミュレーションを 省略しても,スレッドの全実行サイクル数を正しく算



Fig. 5 Analysis of worst-case performance of branch predictor.

出することができる.

3.3 分岐予測器の最悪性能

割込みによって2ビットカウンタ分岐予測器が受け る影響は,基本的にはキャッシュと同様であるが,分 岐予測器特有の問題点として,割込み後に最悪性能を もたらすような状態を容易に決定できないということ があげられる.分岐予測器が持つ2ビット飽和カウン タは0から3のいずれかの値を持つ.最悪性能予測を 行うためには,割込み発生後にこのカウンタの値を今 後最も分岐予測ミスが多くなる値に設定する必要があ るが,実際にプログラムの実行を進めなければ,どの 値が最悪性能をもたらすかが決定できない.

この問題を解決するため,最悪性能予測を行うのに 先立って,in-order 実行の命令トレースを用いた分岐 予測器の解析を行うこととした.全条件分岐命令とそ の結果から,全割込み候補点について,そこで割込み が発生した場合における分岐予測器にとっての最悪状 態を調べる.そして最悪性能予測を行う際,割込み後 の分岐予測器の状態として,あらかじめ調べておいた 最悪状態を適用する.以上のようにして分岐予測器の 最悪性能を決定できる.

図 5 の例を用いて説明する.今,図に示したような 分岐結果(Tがtaken,Nがnot-taken)となる4つ の分岐命令 $b_1, \ldots, b_4$ がある.まずそれぞれの分岐 命令について,2ビット飽和カウンタが0から3それ ぞれの値だった場合についての分岐予測ミス回数およ び分岐命令実行後のカウンタの値を調べる.図中で矢 印の後ろに記されている数がミス回数である.次に後 ろから順に選択する分岐命令を増やしながら調査結果 を連結していく.図では $b_3 - b_4$ , $b_2 - b_3 - b_4$  という ように連結を行っており、それぞれ $b_3$ の直前、 $b_2$ の 直前で割込みが発生した場合の最悪分岐予測ミス回数 を調べている.たとえば $b_2 - b_3 - b_4$ について調べる ときには $b_3 - b_4$ の調査は終了しているので、 $b_2$ の結 果をそれに連結するだけでよい.ここではカウンタの 値が1,2,3のとき最悪となり、その場合の分岐予測 ミス回数は2回である.またこの結果をさらに $b_1$ に 適用すると、カウンタ値が0または1のときにミス回 数が最大値の3になることが分かる.

このようにして,あらゆる場所で割込みが発生した 場合の分岐予測器の最悪状態を調べることができる.

4. 実 装

4.1 対象シミュレータ

今回,プラットフォームとして SimpleScalar Toolset 3.0c<sup>1)</sup>の PISA target を選択した.SimpleScalar Toolset に含まれている sim-outorder を用いて,指 定した区間の各サイクルを割込み候補点として最悪性 能予測を行うプログラムを実装した.割込みの発生回 数は1回とした.

4.2 実行プロセスの分離

最初の割込み候補点に関するスレッドを,第1ス レッドと呼ぶ.2番目以降の割込み候補点に関するス レッドの実行では,各々のプロセッサ状態と第1スレッ ドのプロセッサ状態とを比較する必要がある.これを 容易に実現するために,プログラムを2プロセスに分 けて動作させることにした.親プロセスは第1スレッ ドの実行のみを担当し,子プロセスは親プロセスから第1 スレッドのプロセッサ状態を受け取り,実行している スレッドのプロセッサ状態との比較を行う.

4.3 プロセッサ状態の比較点

各スレッドは,第1スレッドとパイプライン状態が 一致するまで実行を継続する.このとき,どのような タイミングでパイプライン状態の比較を行うかが問題 となる.頻繁に比較を行えばそのオーバヘッドによる 実行時間を要し,また長期間比較を行わなければ無駄 な実行が行われることとなってしまう.そこで,3.1節 で述べた,分岐予測ミスが発生することでパイプライ ンは疎な状態になるという点に着目し,分岐予測ミス の発生をプロセッサ状態の比較点とすることにした.

4.4 スレッド実行の制御

親プロセスが担当する第1スレッドの実行中は,比 較点である分岐予測ミスの発生点での命令パイプライ ンやキャッシュなどのプロセッサ状態と,キャッシュ アクセスログを保存する.またこれらは子プロセスへ プロセス間通信により送られ,子プロセスで実行する スレッドでのプロセッサ状態の比較に用いられる.

また子プロセスでのスレッド実行については,以下 の機能を実装した.

- 第1スレッドのプロセッサ状態と自身が担当するスレッドのプロセッサ状態との比較.
- (2) パイプライン状態が一致した際のシミュレーション完了(キャッシュ状態も一致)あるいは待機 状態への移行(キャッシュ状態は不一致).
- (3) 待機中スレッドのキャッシュへのメモリアクセ スログの適用と差異の検出.
- (4) キャッシュ状態の差異が検出された場合の実行再開.
- (5) スレッドが完了あるいは待機状態に移行した場合,次のスレッドの実行のためにアーキテクチャ 状態とプロセッサ状態を,スレッドに対応する 候補点まで巻き戻す機能.

なお(4)と(5)を実現するために,メモリやレジ スタへの変更を追跡・記録することによって,プロセッ サのアーキテクチャ状態を割込み候補点や比較点へ, 自由に巻き戻したり先送りする機能を実装した.パイ プライン状態とキャッシュ状態については,巻き戻す 可能性のある比較点でのスナップショットを保存して おくこととした.

4.5 記憶領域の削減

前述のように,実行中に保存しなければならない データは多岐にわたる.これを分別なく行っていたの では非現実的な量の記憶領域が必要となってしまうの で,不要なデータを必要に応じて解放するなどの工夫 を行った.

次に,キャッシュ状態の保存をより小さいデータサ イズで行うことを考えた.各スレッドごとに待機状態 となった時点でのキャッシュ状態を保存しなければな らないが,スレッド間のキャッシュ状態の差異はごく 小さいと考えられる.そこで,完全に保存するキャッ シュ状態は一部のもののみとし,他はその状態に対す る差分という形で保存することとした.これにより, プログラムの動作に必要な記憶領域を削減することが できる.また,メモリアクセスログからキャッシュア クセス結果の一致・不一致を判定する処理についても, 各差分についてのみ処理を行えばよいので,処理時間 の削減にもつながることが期待できる.

5.評価

9-Queen 問題を解くプログラムをワークロードとし, その総実行サイクル 6,476,959 中の中の 1,000,000~

表1 評価環境 Table 1 Environment of performance evaluation. CPU Intel Xeon 2.8 GHz (2CPU) 主記憶 3 GBytes OS Vine Linux 3.1 (Linux 2.4.31)

シミュレータ	SimpleScalar 3.0c

表 2 ターゲットマシンの構成 Table 2 Configuration of target machine.

	0 0
命令発行幅	4
RUU	16
LSQ	8
メモリポート	2
INT-ALU	4
INT-MUL/DIV	1
1 次命令キャッシュ	16 KB / 32 B ライン / 1-way
1 次データキャッシュ	16 KB / 32 B ライン / 4-way
2 次統合キャッシュ	256 KB / 64B ライン / 4-way
命令 TLB	16 エントリ / 4-way
データ TLB	32 エントリ / 4-way
分岐予測器	2 ビット飽和カウンタ / 2,048 エントリ

1,100,000 サイクルの区間について,各サイクルを割 込み候補点として最悪性能予測を行った.なお後述す るように単純な方法での予測には膨大な時間を要し, また本研究の方法を用いてもかなり長い時間を要する ため,本論文での性能評価は1例のみとした.した がって他のワークロード,特に組み込みシステムで用 いられるアプリケーションによる評価は今後の課題で あるが,9-Quees は時間的局所性と非局所性をあわせ 持つため評価対象として適切であると考えられる.す なわち探索木の葉に近い部分は局所性が高いため割込 みの悪影響が大きく現れ,根に近い部分や解発見時の 出力部分はアクセス間隔が大きいためキャッシュ状態 の一致に時間を要するという特徴がある.

評価の環境は表 1,ターゲットマシンの構成は表 2 のとおりである.最悪性能予測の結果,最大の性能悪 化量は 5,459 サイクル,最小は 5,123 サイクル,平均 は 5,302 サイクルとなった.

まずスレッドごとの,実際にシミュレーションを行っ たサイクル数を図6に示す.横軸がシミュレーションを 行ったサイクル数,縦軸があるサイクル数のシミュレー ションを行ったスレッドの数である.なおこのグラフ の範囲外に,約12,000サイクルのものと約5,400,000 サイクルのものがそれぞれ1つずつ存在している.ま た1スレッドあたりのシミュレーションサイクル数の 平均値は791であった.

この結果は,大部分のスレッドについて1,000 サイ クル未満のシミュレーションしか行う必要がなかった ことを示している.本手法によるシミュレーションの



省略を行わなかった場合,1スレッドにつき少なくとも 割込み候補点以降の5,400,000 サイクル程度をシミュ レートすることとなるので,サイクル数に関する限り 7,000 分の1程度に削減できたこととなる.

このように大きな削減ができた理由を詳しく調べる ために,割込み候補点から何サイクルをシミュレート すると,第1スレッドとプロセッサ状態が完全に一致 するかを計測した.図7は,あるサイクルまでに第1 スレッドのプロセッサ状態と一致したスレッド数の累 計を,全スレッドに占める比率で示したものである. なお,この図にはプログラム終了までキャッシュ状態 が一致しなかったため,プロセッサ状態が完全に一致 しなかった1,171個のスレッドは含まれていない.

このグラフから,仮にプロセッサ状態の完全一致のみ をシミュレーションの省略条件とした場合,約90%が 10,000 サイクル未満のシミュレーションを行えばよい のに対し,残りの10%には400,000 サイクル程度を 要することが分かる.これに図示していない1%程度



に 5,400,000 サイクル程度を要することを勘案すると, 平均サイクル数は 40,000~50,000 程度となり,前述 の平均サイクル数 791 を大幅に上回ることとなる.こ のことから,3.2 節で述べたキャッシュの差異が顕在 化するまでスレッドを待機状態とする手法が,シミュ レーションサイクル数の削減に大きな効果をもたらす ことが示された.

最後に,最悪性能予測を単純な方法,すなわち2.3節 で述べたすべてのスレッドについて,対応する割込み 候補点以降のシミュレーションを実施する方法(通常 実行)による処理時間と,提案手法の処理時間を図8 に示す.前者の方法ではおよそ15日間という時間が 必要であったのに対し,提案手法ではその1/43の約9 時間で解析が終了していることから,実行省略による 高速化は十分に達成できているということができる.

ただしこの 1/43 という比率と,シミュレートした サイクル数の比である 1/7,000 との間には,かなり大 きな開きがある.この事実は,パイプライン状態の比 較や,待機状態のスレッドのキャッシュ状態の更新と 差異の顕在化検出などのオーバヘッドが大きく,1サ イクルあたりのシミュレーション時間が SimpleScalar の160 倍程度になっていることを意味している.この 主な要因は,第1スレッドを担当する親プロセスと, その他のスレッドを担当する子プロセスの間のプロセ ス間通信であり,この問題を中心に性能改善を図るこ とが今後の課題となっている.

## 6. 複数回の割込み

本章では、これまで1回としてきた割込みの発生回 数を複数回に拡張する方法について論ずる.なお、今 後アルゴリズムの計算量を検討するにあたり、解析対 象とするプログラムの総命令数を N,割込み回数を Fで表す.また、特定の割込み候補点 F 個の組合せ を割込み発生パターンと定義する.

6.1 動的計画法を用いた方法

最も単純な方法は,考えられる割込み発生パターン すべてを列挙し,それらすべてについて3章で述べ た方法で性能悪化量を算出するというものである.しかし,この方法は計算量が $O(N^F)$ となってしまい,検討に値しない.

これよりもやや現実的な方法として,動的計画法を 用いるものがある.まず対象プログラム中のi(i > 0)番目の命令がコミットされた直後に割込みが生じてか ら(以下iでの割込みという),j(j > i)番目の命令 がコミットされるまでに要するクロック数をC(i,j)とする.またC(0,j)をプログラム実行開始からj番 目の命令がコミットされるまでに要するクロック数と すると,あらゆるjに関するC(0,j)は割込みなしの シミュレーションを1回行うことによって求めること ができる.

次にある i-1 とすべての  $j \ge i$  について C(i-1,j)が既知であるとする.また i-1 での割込みと i での 割込みでパイプライン状態が一致していない区間を, 当該区間内にコミットされた命令の番号で表現したも のを  $[h_i^1, t_i^1], [h_i^2, t_i^2], \ldots, [h_i^{n_i}, t_i^{n_i}]$ とすると,これ らの区間中の C(i, j) ( $h_i^k \le j \le t_i^k$ )は,3章で述べ たようにこれらの区間だけをシミュレーションするこ とにより求めることができる.また区間外の C(i, j)( $t_i^k < j < h_i^{k+1}$ )については

$$C(i,j) = C(i-1,j) + (C(i,t_i^k) - C(i-1,t_i^k))$$

となる.

ここで 5 章の評価結果から,パイプライン状態不 一致区間の長さの総和  $\sum_{k=1}^{n_i} (t_i^k - h_i^k + 1)$  が総実行 命令数 N によらない定数 K で抑えられるとすると, すなわち 3 章のアルゴリズムの時間計算量が O(KN)であるとすると,あらゆる C(i,j) を保持するための データ構造に要するメモリ量は O(KN) となる.ま た任意の  $i \ge j$  について,このデータ構造を参照し て C(i,j) を求める手間はたかだか定数時間とするこ とができる.

一方 F 回の割込みによる最悪性能は,連続する2 つの割込みに挟まれた区間の性能が他の区間とは独立 に定まることから

$$\Gamma(i, f) = \max\left\{ \sum_{l=0}^{f} C(j_l, j_{l+1}) \right|$$
$$i = j_0 \le j_1 \le \dots \le j_f \le j_{f+1} = N \right\}$$

としたとき  $\Gamma(0,F)$  となる.ここで上式は

$$\Gamma(i, f) = \max_{i \le j \le N} \{ C(i, j) + \Gamma(j, f - 1) \}$$

と変形することができるので, 文献 9) に示された手

法により  $O(N^2F)$  の時間計算量で  $\Gamma(0,F)$  を求める ことができる.

さてこの  $O(N^2F)$  の時間計算量は  $O(N^F)$  に比べ てはるかに優れてはいるが, N がプログラムの総実 行命令数であって,たとえば 1 GIPS のプロセッサに よる 1 秒間の実行で  $N = 10^9$  となることを考えると,  $N^2 = 10^{18}$  に比例した計算時間はやはり非現実的な ものとなってしまう.

# 6.2 最悪性能をもたらす割込み発生パターンの絞 り込み

これまでに述べた方法では,いずれも割込み候補点 としてプログラムのすべてを対象としていた.しかし, 実際には,最悪性能をもたらすような割込み発生パ ターンは,各割込みが互いにある程度の間隔をおいて いると考えられる.これは次のような理由からである.

割込みが発生すると,キャッシュや分岐予測器中に ある「有用な情報」は失われてしまう.その後の実行 はそれら「有用な情報」がないままで行われるため、 割込みが発生しない場合と比べてキャッシュミスなど が頻発し,実行にかかる時間は増加する.そのような 割込みの影響を乗り越え十分な時間実行を継続し,再 びキャッシュメモリや分岐予測器が「有用な情報」で 満たされるようになったときに割込みが再び発生すれ ば,これまでに起こったキャッシュミスなどの結果と して得られた「有用な情報」は再び失われ、またキャッ シュなどが空の状態から実行を行わなければならない. 一方で,一度割込みが発生した直後に再び割込みが発 生した場合,キャッシュメモリや分岐予測器から失わ れる「有用な情報」はごく少なく,それが発生しない 場合に比べ性能の悪化量は少ない.以上から,最悪性 能をもたらすような割込みは互いに距離を置いている といえる.

そこで,任意の回数の割込みを解析するにあたって, 事前に in-order 実行の結果に基づく解析を行うこと で,キャッシュや分岐予測器にとって最悪となるよう な割込み発生パターンを求め,それに基づき3章で述 べた手法によるシミュレータを用いた解析を行うこと を提案する.すなわち解析により求められる最悪の F回割込み発生パターンを,前節と同様に命令番号で表 記したものを $i_1, \ldots, i_F$  としたとき,各 $i_k$  について  $i \in S_k = (i - M/2, i + M/2]$ なる M 個の命令のコ ミット直後のタイミングを割込み候補点としてシミュ レーションを行う.

ここで前節で述べたように,連続する2つの割込み に挟まれた区間の性能は他の区間と独立に定まるので, 個々のkに対してすべての $i \in S_k \ge j \in S_{k+1}$ につい ての C(i,j) を求めれば,真の最悪割込み発生パター ン  $i_1^w$ ,...,  $i_F^w$  がすべての k について  $i_k^w \in S_k$  であ る限り  $\Gamma(0,F)$  を求めることができる.なお  $\Gamma(0,F)$ を求めるための時間計算量は前節と同じ方法によれ ば  $O(M^2F)$  となるが,M が十分小さく,たとえば 10,000 程度であれば現実的な時間で求めることができ る.一方,ある k に関するすべての  $i \in S_k$  と $j \in S_{k+1}$ について C(i,j) を求めるには,割込み候補点をすべ ての  $i \in S_k$  として M 個のスレッドのシミュレーショ ンを  $i_{k+1} + M/2$  まで行えばよく,5章の評価結果か らすべての k に関するシミュレーションに要する時 間計算量は

$$O\left(\sum_{k} \left\{ (i_{k+1} + M/2) - (i_k - M/2) \right\} \right) = O(N + MF)$$

となる.

さてこの手法が成立するためには,各候補点の相互 干渉が存在しないこと,in-order 実行による解析時間 が十分短いことの2つの条件が満たされなくてはなら ない.

まず最初の条件を検討する.命令パイプラインは前 述のとおり早期に収束するため,ある地点で発生した 割込みの影響がその次の割込み候補点に波及すること はないと考えられる.一方キャッシュはより長い期間 が必要となるが,数十万サイクル程度の時間が経過す ればほとんどの差異は解消され,たかだか1個程度の 差異が残るだけだと考えられる.このような差異が最 悪性能に及ぼす影響はごくわずかなので,キャッシュ についてもそれほど長くない期間で割込みの影響が消 え,相互干渉は無視できる.

次に2番目の条件について検討する.in-order 実行 による最悪性能の解析は大きく分けるとキャッシュの 解析と分岐予測器の解析という2つに分けられる.し たがって2番目の条件についてはこの2つについてそ れぞれ別々に考える必要がある.キャッシュの解析に ついては,動的計画法を改良した方法によりO(NF)の時間計算量で実現できることが明らかになってい  $3^{9)}$ .一方で2ビットカウンタ分岐予測器については,  $O(N^2F)$ よりも良いアルゴリズムは知られていなかっ たが,我々の研究により実効的にO(NF)で求められ ることが明らかになっている<sup>7)</sup>.

以上により,最悪性能をもたらす割込み発生パターン候補を in-order 実行で求めるための手間は O(NF), これに基づき必要な C(i,j)を求めるためのシミュレーションは O(N+MF), この結果から最終的に  $\Gamma(0,F)$  を求める手間は  $O(M^2F)$  となる.したがって, M が 10,000 程度であれば現実的な時間でF 個の割込みに 関する最悪性能を算出できると考えられる.

## 7. 関連研究

本研究の対象である,割込みによる性能劣化の最 悪値の予測は,最悪実行時間(WCET: Worst Case Execution Time)解析<sup>11)</sup>の一種ととらえることがで きる.WCET解析には大きく分けて,プログラムを 実行せずに静的に解析するものと,プログラムを何ら かの方法で実行した結果を解析するものとがある.前 者は主に,ある定義域で定められるプログラム入力の 集合から,最悪実行時間をもたらすものを求めるもの である.また求められた最悪入力から実際の最悪実行 時間を求める方法としては,単純にプログラムを実行 するもののほか,キャッシュ<sup>5),6)</sup>,分岐予測器<sup>2),3)</sup>,パ イプライン<sup>4)</sup>の影響を加味するために,部分的にター ゲットマシンのシミュレーションを行うものもある.

一方,割込みによる性能劣化の予測を完全に静的に 行うことは困難であり,本研究と同様に何らかの実行 に基づき解析する方法に限定される.また既存研究の 多くは,割込みによる悪影響が顕著に生じるキャッシュ に関するものである.たとえばLeeらは,プログラム の基本プロックごとにキャッシュ中の「有用なデータ」 の数を求め,それに基づき割込みによって失われる有 用データの最悪値を算出する方法を提案している<sup>8)</sup>. この方法は複数回の割込みに対しても適用可能である が,有用データ数が最大となる箇所がループ中にある 場合,非常に悲観的な見積りをするという欠点がある. またLeeらの方法の変形として,プリエンプトしたプ ロセスによるキャッシュの汚染状況を勘案するものも 提案されているが<sup>10),13)</sup>,最悪値の見積りが悲観的に なるのは同様である.

一方宮本らは、メモリアクセストレースを解析して、 キャッシュがこうむる割込みの悪影響をより厳密に解 析する手法を提案している<sup>9)</sup>.この方法は、特定の入 力データセットに対してキャッシュミスの最悪値をも たらす割込み発生パターンを正確に求めることができ るという点で、Leeらの方法にはない特徴を持ってい る.また解析に要する時間計算量が、トレースの長さ Nと割込みの数 F に対して実効的に O(NF)である ということも、この研究の特質である.

さて,上記の割込みによって増加するキャッシュミス の最悪値を求める研究は,いずれも真の性能劣化を求 めるものではない.すなわち,あるタイミングでの割 込みがキャッシュミスの増分を最大化することが求め られても,それによって生じる性能劣化は別途シミュ レーションなどで求める必要がある.また Lee らの手 法は最悪値の上限を与えるのみであって,その最悪値 をもたらす割込み発生パターンを示すものではないの で,シミュレーションで性能劣化を見積もること自体 が困難である.またいずれの方法でも,キャッシュミ スの増分が最大となる割込み発生パターンが最悪の性 能劣化をもたらす保証はなく,安全な解析値が得られ ないことがありうる.さらに,分岐予測器などキャッ シュ以外の機構への悪影響は考慮されておらず,これ らを別途求めることができたとしても,すべての機構 への悪影響の総合効果として生じる最悪性能を求める のは困難である.

これらの既存研究に対して,本研究は1回の割込み に関する限り,それによる性能劣化を直接的かつ精密 に求めることができるという点で優れている.複数回 の割込みについては前章で述べたように既存研究の結 果を活用することとなるが,解析的に求められた最悪 の割込み発生パターンの周辺を効率的に幅広く探索す る方法を提供することで,既存研究よりも高い精度の 結果が得られるものと考えられる.一方,本研究の手 法は長いシミュレーション時間を要することが問題と なる.たとえば5章で用いたワークロードの解析に は,本研究では9時間という長い時間を要するのに対 し,宮本らの解析は同等のメモリアクセス数に対して 数分で完了する.したがって本研究の方法を真に実用 的なものとするために,処理時間の大幅な改善が今後 の課題となっている.

#### 8. ま と め

本論文では,ワークロードの実行中に生じる割込み がもたらす性能劣化の最悪値を,割込みが生じるタイ ミングを変化させながらシミュレーションすることに より,精密に求める方法を提案した.提案手法の特徴 は,異なる割込み候補点に関するシミュレーション過 程が,まったく同じ結果をもたらす区間が存在するこ とに着目し,そのような区間のシミュレーションを省 略することにある.この結果,単純に全割込み候補点 に関するシミュレーションを行う方法と比べ,処理時 間を約 1/43 に短縮するという高い効果が得られた. なおシミュレーションの省略は同一結果が保証される 区間に対してのみ行うため,単純な方法とまったく同 じ結果が得られることが保証される.

今後は,より実際的なプログラムを用いた場合でも 同様の性能が得られるかを調査することが必要であり, 同時に処理時間を短縮することも重要な課題となって いる.また,本論文で行った実装では,割込みの発生 回数は1回と限定している.これを複数回に拡張する ための手法について検討を行ったが,キャッシュや分 岐予測器の解析で求められる最悪の割込み発生パター ン候補に対して,各候補点の周辺をどの程度の幅で探 索すれば精密な結果が得られるかなど,検討すべき課 題は数多く残されている.

謝辞 本研究の一部は文部科学省科学研究費補助金 (基盤研究(B),研究課題番号17300015,「高度情報 機器開発のための高性能並列シミュレーションシステ ム」)による.

## 参考文献

- Austin, T., Larson, E. and Ernst, D.: SimpleScalar: An Infrastructure for Computer System Modeling, *Computer*, Vol.35, No.2, pp.59– 67 (2002).
- Bate, I. and Reutemann, R.: Worst-Case Execution Time Analysis for Dynamic Branch Predictors, *ECRTS'04*, pp.215–222 (2004).
- Colin, A. and Puaut, I.: Worst Case Execution Time Analysis for a Processor with Branch Prediction, *Real-Time Systems*, Vol.18, No.2/3, pp.249–274 (2000).
- Engblom, J. and Ermedahl, A.: Pipeline Timing Analysis Using a Trace-Driven Simulator, *RTCSA*'99, pp.88–95 (1999).
- 5) Healy, C.A., Arnold, R.D., Mueller, F., Whalley, D.B. and Harmon, M.G.: Bounding Pipeline and Instruction Cache Performance, *IEEE Trans. Comput.*, Vol.49, No.1, pp.53–70 (1999).
- Kim, S.-K., Min, S.L. and Ha, R.: Efficient Worst Case Timing Analysis of Data Caching, *RTAS'96*, pp.230–240 (1996).
- 小西昌裕,中島 浩,中田 尚,津邑公暁,高田 広章:分岐予測器の最悪フラッシュタイミングの効 率的解析手法,情報処理学会研究報告2006-EMB-001, pp.1-6 (2006).
- Lee, C.G., et al.: Analysis of Cache-Related Preemption Delay in Fixed-Priority Preemptive Scheduling, *IEEE Trans. Comput.*, Vol.47, No.6, pp.700–713 (1998).
- 9) 宮本寛史, 飯山真一, 冨山宏之, 高田広章, 中島 浩:キャッシュフラッシュの最悪タイミングの効率 的な探索手法,情報処理学会論文誌:コンピュー ティングシステム, Vol.46, No.SIG 16 (ACS12), pp.85–94 (2005).
- Negi, H.S., Mitra, T. and Roychoudhury, A.: Accurate Estimation of Cache-Related Preemption Delay, *CODES+ISSS 2003*, pp.201– 206 (2003).

- Puschner, P. and Burns, A.: A Review of Worst-Case Execution-Time Analysis, *Real-Time Systems*, Vol.18, No.2/3, pp.115–128 (2000).
- 12) 高崎 透,中田 尚,津邑公暁,中島 浩:時 間軸分割並列化による高速マイクロプロセッサシ ミュレーション,情報処理学会論文誌:コンピュー ティングシステム,Vol.46,No.SIG12 (ACS11), pp.84-97 (2005).
- 13) Tan, Y. and Mooney, V.: Integrated Intraand Inter-Task Cache Analysis for Preemptive Multi-tasking Real-Time Systems, *SCOPES* 2004, LNCS 3199, pp.182–199 (2004).

(平成 18 年 1 月 27 日受付)(平成 18 年 6 月 13 日採録)



重複実行省略を用いた割込みによるマイクロプロセッサの最悪性能予測

## 小西 昌裕

2006 年豊橋技術科学大学大学院 工学研究科情報工学専攻修士課程修 了.同年(株)PFU入社.在学中は マイクロプロセッサシミュレータに 関する研究に従事.



## 中田 尚(学生会員)

2004 年豊橋技術科学大学大学院 工学研究科情報工学専攻修士課程修 了.同年同大学院工学研究科電子・情 報工学専攻博士後期課程入学.計算 機アーキテクチャとシミュレーショ

ンに関する研究に従事.



#### 津邑 公暁(正会員)

1998 年京都大学大学院工学研究 科情報工学専攻修士課程修了.2001 年同大学院情報学研究科博士後期課 程学修認定退学.同年同大学院経済 学研究科助手.2004 年豊橋技術科

学大学工学部助手 . 2006 年名古屋工業大学工学研究 科助教授 . 博士 (情報学). 計算機アーキテクチャ,並 列処理応用,脳型情報処理等に関する研究に従事.日 本神経回路学会,電子情報通信学会,ACM 各会員.



中島 浩(正会員)
 1981年京都大学大学院工学研究
 科情報工学専攻修士課程修了.同年
 三菱電機(株)入社.推論マシンの
 研究開発に従事.1992年京都大学
 工学部助教授.1997年豊橋技術科

学大学教授.2006年京都大学教授.並列計算機のアー キテクチャ等並列処理に関する研究に従事.工学博士. 1988年元岡賞,1993年坂井記念特別賞受賞.情報処 理学会計算機アーキテクチャ研究会主査,同論文誌: コンピューティングシステム編集委員長,同理事等を 歴任.IEEE-CS,ACM,ALP,TUG 各会員.