配列転置データ転送を高速化する10Gb Ethernet インタフェースカードの設計

中	島	耕	X^\dagger	佐	藤		充 [†]	後	藤	ΤĒ	徳†
住	元	真	司†	久	門	耕	<u> </u> †	石	Л		裕††

本論文では,配列転置とデータ転送を同時に行う 10 Gb Ethernet ネットワークインタフェース カード(NIC)の設計について述べる.並列化された FFT や行列積演算といった数値計算アプリケー ションの基盤となる処理では,配列転置をともなうデータ転送が多用されるため,ハードウェア化に より,アプリケーションの高速化が可能である.配列転置データ転送を備える NIC の設計では,転 置用バッファの大きさを抑えながら,PCIのデータ転送能力を高めることが,転置データ転送性能向 上のために大きな課題となる.この課題を解決するため,実機上での PCI バスの転送性能を解析し, この解析結果に基づいた設計手法により,転置用バッファの大きさと転送性能を最適化し,転送性能 を見積もった.これを FPGA 搭載の 10 Gb Ethernet NIC UZURA 上に実装し,評価した.その 結果,設計どおりの通信性能を実現し,かつ,ホスト上で実行する方式と比較して,最大 10.5 倍の転 置データ転送性能を実現した.また,この機能を,FFT ライブラリの1 つである FFTW に適用し, 評価した結果,転置転送処理時間を 40.8%削減,FFT にかかる処理時間全体を 34.9%削減し,この 設計手法により限られたリソースで高い実行性能を実現した.

The Design of 10 Gb Ethernet Interface Card for Accelerating Data Transfer with Matrix Transposition

Kohta Nakashima,[†] Mitsuru Sato,[†] Masanori Goto,[†] Shinji Sumimoto,[†] Kouichi Kumon[†] and Yutaka Ishikawa^{††}

This paper discusses the design of 10 Gb Ethernet network interface card (NIC) to accelerate data transfer with matrix transposition. In applications such as parallelized FFT, data transfer with matrix transposition is in heavy usage. Therefore, the applications are able to accelerate using dedicated hardware. The design issue of the NIC which accelerates data transfer with matrix transposition is to satisfy both maximizing PCI data transfer performance and minimizing size of matrix transposition buffer. To solve this design issue, we use the design method based on the data analysis of PCI data transfer, optimize the size of matrix transposition buffer, and estimate its data transfer performance. We have implemented and evaluated the NIC which accelerates data transfer with matrix transposition on UZURA with FPGA and 10 Gb Ethernet interface. The evaluation results show that its data transfer performance achieves as designed and up to 10.4 times faster than that processing on host processor. We apply it to FFTW, one of FFT library, on UZURA, and evaluate its performance. The evaluation results show that hardware based data transfer with matrix transposition reduces 40.8% of processing time of matrix data transposition and data transfer, and 34.9% of total FFT processing time. These results show that our design achieves higher data transfer performance with limited hardware resource.

1. はじめに

PC プロセッサ性能の向上, Ethernet や専用イン ターコネクトの通信性能の向上により PC クラスタが 普及している.PC プロセッサの動作周波数は3GHz を超え,インターコネクトも10Gbpsを超えるものが 普及しつつある.一方,プロセッサ性能とネットワー クの性能向上に比べ,メモリ性能の向上は小さく,メ モリバンド幅性能が逼迫している.

ソケットや TCP/IP といった標準的な通信方式で は,主記憶内でのコピー処理をともなう.このコピー 処理は,メモリへの負荷が高い処理であり,メモリバ

[†]株式会社富士通研究所

Fujitsu Laboratories

^{††} 東京大学

The University of Tokyo

ンド幅を消費する.このため,メモリバンド幅がボ トルネックとなり,十分な通信性能が達成できない場 合がある.そこで,これを削減する手段としてアプリ ケーション上の転送データを直接 NIC へと転送する RDMA (Remote Direct Memory Access)通信が実 装され,用いられている.

しかし,並列化された FFT (Fast Fourier Transform)や行列積演算といった数値計算アプリケーションの基盤となる処理では,配列転置をともなうデータ転送が多用される.配列転置では,連続するデータが不連続なアドレス上に分散配置されるため,RDMAによる高速化は困難である.

我々は,並列アプリケーションが行うデータ転送処 理を高効率に動作させる機構を提供する NIC の研究 開発を行っている.アプリケーションが必要とする転 送機能を NIC 上のハードウェアによりオフロードす ることで,ホストが不得意とする処理を排除し,アプ リケーション性能を向上させることができると考えて いる.また,このような NIC を実際に PC クラスタ のノード間接続に適用し,高性能クラスタが実現でき ると考えている.

今回,我々は NIC へのオフロード処理の1つとし て,配列転置処理をともなうデータ転送を取り上げ, これを高速化する NIC を開発した.配列転置データ 転送を備える NIC の設計では,転置用バッファの大 きさを抑えながら,PCI のデータ転送能力を高める ことが転置データ転送性能向上のために大きな課題と なる.

この課題を解決するため,実機上でのPCI-Xバスの 転送性能を解析し,この解析結果に基づいた設計手法 により,転置用バッファの大きさを最適化し,転送性能 を見積もった.これをFPGA 搭載の10 Gb Ethernet (10 GbE)NIC UZURA¹⁾上に実装し,評価した.そ の結果,設計どおりの通信性能を実現し,かつ,ホス ト上で実行する方式と比較して,最大10.5 倍の転置 データ転送性能を実現した.また,この機能を,FFT ライブラリの1つであるFFTW²⁾に適用し,評価し た結果,転置転送処理時間を40.8%削減,FFT にか かる処理時間全体を34.9%削減し,この設計手法によ り高い実行性能を実現した.

本論文では、2章で関連研究について述べる、3章で 配列転置データ転送処理、4章でホストでの転置デー タ転送処理の問題点を述べ、NIC での転置データ転送 の高速化が重要であることを述べる、5章でNIC での 転置データ転送機能を実現する場合の設計手法、6章 で UZURA を用いた実装設計、7章でその評価を行 い,8章でまとめる.

2. 関連研究と提案方式の概要

本章では,関連研究と提案方式の概要について述 べる.

2.1 関連研究

ハードウェアによる転置機能については,以下のような研究がなされている.

2.1.1 FFT 専用機 FX

FFT 専用機である FX³⁾では, コーナーターナと 呼ばれる機構を用いてデータ並べ替えを高速化してい る.コーナーターナは, FFT 専用機のプロセッサパ イプラインに用いられているデータ並べ替え用のレジ スタであり,縦方向に格納したデータを横方向に取り 出す機能を提供している.これにより転置を高速化し ている.プロセッサパイプライン上に実装されている ので,コーナーターナ上では,あらかじめ設計された データ量の転置処理を行う.容量以上の配列転置につ いては,論文 3)では言及されていない.

2.1.2 FPGA 搭載 NIC

NIC 上で転置機能を実現している事例として,論 文4)に述べられる手法がある.論文4)では,FFTW における転置転送処理を,FPGAを搭載したNIC上 で実行している.この方式では,転置配列をいったん すべてNIC上のSRAMに格納し,その後転送処理 を行っている.このため,配列サイズがNIC上のメ モリ量で制限される.また,ホストからNICへの転 送とNICからネットワークへの転送がオーバラップ しないため,転送時間が2倍になる.さらに,ネット ワークはGigabit Ethernetを用いているため,転送 性能は高くない.

2.1.3 DIMMnet-2

DIMMnet-2^{5)~8)}は,高速ベクトルアクセス機能を 提供する高機能メモリモジュールである.DIMMnet-2 は大容量 SO-DIMM を搭載し,SO-DIMM 上の非連 続的なデータをベクトル型として定義し,ホストから 連続した形でアクセスすることができる.用途は転置 に限定されないが,この機能を用いると,本論文で対 象としている配列転置も高速に処理することが可能と なる⁸⁾.さらに,DIMMnet-2にはネットワークとの インタフェースが用意されており,ネットワーク越し の処理も可能となっている.

しかし, DIMMnet-2 では高速ベクトルアクセス機能 を適用できる範囲が搭載 SO-DIMM 上のデータに限ら れており,ホストからは自由にアクセスできない領域と なってしまう⁷⁾. そのため,配列データを DIMMnet2 上の SO-DIMM 上に配置すると, 配列の大きさが DIMMnet-2 に搭載される SO-DIMM の容量に制限 される,配列にアクセスするたびに特殊な操作が必要 となるなどの問題が生じる.逆に,ホストメモリ上に 転置配列を配置すると, CPU によるコピーによって DIMMnet-2 ヘデータを転送する必要があり, CPU 負 荷が高くなる.

また,現在の DIMMnet-2 の実装⁶⁾ では,基板サイズが大きく 1U サーバへの格納は物理的に困難である.

2.2 提案方式の概要

本論文では,以下の特徴を持つ I/O バス接続の転 置機能付き NIC により,既存の研究の問題点を解決 し,転置処理の高速化をはかる.

- (1) アドレス連続方向のメモリアクセス
- (2) 転置領域を小さな領域に分割
- (3) 転置用領域の最適化

DIMMnet-2⁷⁾ では高速なストライドアクセスを実 現できているが,これはベクトルアクセス機構とこの 機構がアクセスするメモリとが密に結合されるためで ある.I/Oバスを経由してメモリヘアクセスする場合 は,ストライドアクセスは非常に低速である.そこで, 連続アドレス方向にメモリヘアクセスし,データを取 得し,取得したデータをNIC上で並べ替える.これ により高い性能を達成する.

既存の研究では,転置配列全体を転置用メモリに格納しているため,転置用メモリサイズを超える領域は転置できない.そこで,転置領域を小さな領域に分割し,分割された領域ごとに転置処理を行う.これにより転置用メモリサイズを超える領域の転送を実現する.

NIC 上の転置用領域はリソースに限りがあるため, これを抑えつつ最大限の性能を達成するよう転置用 バッファの大きさを最適化する.これによりさらに高 い性能を達成する.

3. 配列転置データ転送処理

並列化された FFT 処理や行列積演算では,転置をと もなうデータ転送が多発する.たとえば,2次元 FFT では,2次元の配列データを縦方向に分割し,各ノー ドに割り当て横方向に計算させ,その後,ノード全体 が持つ配列を転置する.図1では,node0上の A_1 , A_2 , A_3 はそれぞれ転置されて,node1,2,3へ転 送される.転送される2次元配列 A_1 , A_2 , A_3 上で は,アドレス連続方向は横方向であるのに対し,転送 データの連続方向は縦方向である.このため,各転送 データはアドレスが不連続な位置に配置される.

このような配列の転置をともなうデータを直接転送



Fig. 1 Data transfer with matrix transposition in 2-D FFT.

しようとすると,各断片ごとに転送起動する必要があ る.各断片の大きさが非常に小さい場合は,転送起動 の遅延時間が非常に大きくなり,非効率である.この ため,実際には,転送データの各断片をコピーにより 連続データに並べ替えてから転送する.なお,FFTで は,各ノードが持つデータの大部分が転送される.こ のため,転置をともなって転送されるデータ量が非常 に多い.

4. NIC による転置データ転送処理の優位性

本章では,データ転送をともなう配列転置の処理方 式として,ホストによる転置データ転送方式とNIC による転置データ転送方式を比較し,後者の優位性を 示す.

4.1 ホストによる転置方式とその性能限界

ホストによる転置方式は, CPU がホストメモリ上 でコピーによる転置処理(以降,転置コピー処理)を 行い,その後,この領域を転送する方式である.この 方式は,特殊なハードウェアを必要としない点が利点 である.

一方,この方式はキャッシュの利用効率が悪く,大 きな配列サイズで性能劣化する点が問題である.

転置コピー処理では,転置元領域か転送先領域のN ずれかで必ず不連続なアドレスに配置される領域へア クセスする必要がある.このため,ストライドアクセ スが多発する.CPUのメモリに対するアクセス単位 はキャッシュライン単位であるが,ストライドアクセ スの場合は,キャッシュライン中の有効なデータの割 合が低N.たとえば,配列要素が8バイトでキャッシュ ラインサイズが64バイトの場合では,有効なデータ の割合は,1/8である.このように,キャッシュの利 用効率が低いため,メモリバンド幅負荷が高くなり, 性能は低下する.

転置コピー処理のチューニングにより,キャッシュ 利用効率は改善されるが,これには限界がある.表1 の環境における以下3つの場合の転置コピー処理性能 を図2に示す.

Table 1Measurement environment.				
CPU	Xeon 2.8 GHz			
L2 キャッシュサイズ	512 KB (8-way)			
チップセット	ServerWorks GC LE			
メモリ	1 GB (DDR-266)			
PCI バス	64 bit 133 MHz PCI-X \times 2			
ホスト OS	Fedora Core 3 (Linux 2.6.15)			

表 1 評価環境



Fig. 2 Performance of copy with transposition.

- 単純転置コピー(write 連続)
- 単純転置コピー(read 連続)
- ブロック転置コピー

単純転置コピー(write 連続)の場合は,各要素ご とに転置元領域をアドレス不連続の縦方向に read し, 転置先領域へアドレス連続方向の横方向に write する ようにコピーする.単純転置コピー(read 連続)の場 合は,逆に横方向に read し縦方向に write する.ブ ロック転置コピーの場合は,キャッシュ利用効率向上 のためにブロック単位でコピー処理を行い,ラインコ ンフリクトを避けるためにカラーリングを行い,転送 データのアドレス配置をずらしてコピー処理を行って いる.図2 では,カラーリング単位をパラメータと して変化させた場合での最も良い値を示している.な お,ブロック単位は,4×4 である.

この結果から,いずれの場合も配列サイズが128× 128以下の場合は,十分高速に転置コピー処理を実行 できることが分かる.これは,転送元/先領域がともに すべてL2キャッシュに収まるためである.一方,いず れの場合も,256×256以上の配列サイズの場合は,性 能が低く転置転送処理のボトルネックとなることが分 かる.配列サイズが4096×4096の場合では,転置コ ピー処理性能は,単純転置コピー(write連続)の場合 は87.1 MB/s,単純転置コピー(read連続)の場合は 79.0 MB/s,ブロック転置コピーの場合は750 MB/s である.このように,チューニングによりある程度は 性能改善できるものの,10 GbE (1.25 GB/s)のバン ド幅と比較すると,チューニングした場合でもスルー プットは十分ではない.転置転送処理では,さらに, 転置先領域から NIC への DMA 転送によるメモリ負 荷がかかるため,実際の性能はさらに低下すると予想 される.

4.2 NIC による転置方式

NIC による転置方式では,NIC が直接ホストメモ リより配列データを取得し,NIC 上で転置処理を行 う.このため,NIC 上に配列転置を実現するための機 構を実装する必要がある.

一方で,ホストメモリ上でのコピー処理は不要となる.したがって,コピー処理分のメモリバンド幅の消費が削減される.

この方式では,配列転置機能を持つ特殊な NIC を 必要とするが,メモリバンド幅の消費が少ない.この ため,メモリバンド幅がボトルネックとなって性能が 低下することを回避できる.これゆえに,我々は NIC 上での転置転送機能を実現する方式を選択した.

5. NIC 上での転置方式の設計手法

本章では転置データ転送を実現する NIC の設計に ついて述べる.まず設計方針について議論し,設計の 際に重要となるハードウェアリソースと通信性能の関 係を整理し,どのように設計すべきかを議論する.

5.1 設計方針

5.1.1 ホスト-NIC 間インタフェース

NIC の接続方式として, DIMMnet-2⁵⁾ のようにメ モリバスに接続し, 高機能メモリモジュールとして実 装する方式と, 通常の NIC のように I/O バスに接続 する方式が考えられる.

高機能メモリモジュールとして実装する方式では, メモリモジュール上にメモリ領域を用意し,この領域 に転置配列を配置する.この場合,メモリ領域と転置 機能モジュールはともにメモリモジュール上にあり密 に結合されるため,DIMMnet-2のような汎用的なベ クトルアクセス機構を高速に実現できる.しかし,高 周波数のメモリバスに対応するためには,少なくとも 読み出しに関しては,メモリモジュール上のメモリ領 域をホストへ直接マップすることは実装上難しく⁵⁾, ホストが転置配列にアクセスする際には特殊な操作を 必要とする.また,転置配列はすべて高機能メモリモ ジュール上に配置する必要があるため,これを超える 大きさの配列は取り扱えない.さらに,メモリスロッ トは,通常のメモリ接続を前提に設計されているため, 物理的サイズや形状の制限が厳しく,様々なサーバへ 接続可能なモジュールの実装は困難である.

I/O バスに接続する方式では,転置配列は通常のホ ストメモリ上に配置される.メモリ領域と転置機能モ ジュールは I/O バスを経由して結合されるため,レ イテンシが大きく,汎用的なベクトルアクセス機構は 高速に実現できない.このため,高速に実行できる連 続アドレスのバースト転送を用いる必要がある.しか し,転置配列へのアクセス時に特殊な操作を必要とし ない.また,転置配列はホストメモリ上に配置される ため,NIC のメモリ量によって転置配列の大きさは制 限されない.さらに,I/O バススロットは,拡張カー ドの接続を前提に設計されているため,規格を満たす よう実装することは比較的容易である.また,接続す るバススロットを持つサーバであれば,1U サーバの ような高密度サーバに対しても接続可能である.

ソフトウェア側からの観点から転置配列アクセスの 容易性は重要であると考える.また,より大規模な転 置配列を取り扱えることが好ましい.さらに,我々は, PC クラスタのノード間接続に本 NIC を適用するこ とを目標としている.現時点では,ラックマウントさ れた 1U サーバによって PC クラスタを構成する事例 が多いため,I/O バス接続方式における接続の容易性 は重要な点である.このため,I/O バス接続方式を採 用する.

5.1.2 転置機能の実現方式

NIC の接続方式として I/O バス接続方式を用いる 場合は,連続アドレスのバースト転送によりデータを 取得する必要がある.

そこで,アドレスが連続する横方向に走査しDMA 転送を行い,複数のFIFOで転送データが到着する たびに転置処理を行う(図3).この転置用FIFOは, FXのコーナーターナのような横方向のデータを縦方 向に取り出す機能を実現している.この機構を用いる ことで,連続アドレスのバースト転送によりホストメ モリ上のデータを取得でき,I/Oバスの転送性能を高 めることができる.なお,転送処理はDMAによって 行われるため,転送処理中のCPU負荷は低い.

5.2 設計目標

前節で述べたように,NIC での転置データ転送には 複数本の FIFO を転置用バッファとして用い,転置を 行いながらデータ転送を行う.この FIFO バッファの 本数とそれぞれの深さの積が NIC に搭載すべきメモ リ量となる.

NIC の物理的制約(カードサイズ,消費電力など) から,NIC 上に搭載できるメモリ量には限界がある. そのため,転置用バッファとして転置対象となるデー



タすべてを保存できる領域を用意することができない. そのため,転置対象となるデータを小さなブロックに 分割して,ブロックごとの転置を行いながら全体を転

このとき,小さなブロックのアドレスが連続する横 方向の大きさ *m* が,NIC の転置用バッファとして用 いる FIFO の数に相当し,アドレスが不連続な縦方向 の大きさ *n* が各 FIFO の深さに相当する.

置するという方式をとる (図4).

したがって, NIC に搭載すべきメモリ量を S とすると,

 $S = m \times n$ (1) となる.この S をある一定量以下に保ちつつ転送性

能を十分に引き出すことが,本 NIC を設計するうえ での目標となる.

5.3 バースト転送長と I/O バス上の転送性能

NIC に搭載する FIFO の数 *m* とそれぞれの深さ *n* は,データの転送速度と深く関係する.

図4のように配列転置を行うと,横方向がアドレス 連続方向であるので,転置元でNICがメモリを読み 出す際は,mワードのバースト転送をn回実行する. 一方転置先でNICがメモリに書き出す際は,nワー ドのバースト転送をm回実行する.したがって,こ れらのNICが行うデータ転送を,限られたサイズで 十分に性能を発揮できるようバッファ構成およびNIC のI/Oインタフェースを設計しなくてはならない.

一般に, I/O バス上でのバースト転送(DMA Read/ Write など)は,実際のデータ転送に加えて,データ 転送実行のためのオーバヘッド(リクエストの発行, バス利用権の確保など)が含まれる.いま,このオー バヘッドを X サイクル,1ワードあたりのサイクル 数を c サイクル/ワード,バースト転送量を w ワード とすると, I/O バス上の実行データ転送性能 *B_{io}* は 以下の式で表される.

$$B_{io} = B_{ideal} \times \frac{cw}{cw + X} \tag{2}$$

ただし, B_{ideal} は I/O バスの理論最大転送速度である.

式 (2) より, c, Xが一定であれば, バースト転送 量 wが大きいほど, 実行転送速度 B_{io} は高くなる. 一方で,搭載するメモリ量 Sを一定量以下にする必 要がある.式(1)より,転送元の転送性能を向上させ るために mを増加させると,逆に nは単調に減少 し,転送先の転送性能は低下する.全体の転送性能は, 転送元/先の転送性能のうち低い方に律速されるので, 全体の転送性能を最大にするためには,転送元/先双 方の転送性能を等しくする必要がある.したがって, 転送元/先のオーバヘッドサイクル数を X_m , X_n と すると,式(2)より,

$$\frac{cm}{cm+X_m} = \frac{cn}{cn+X_n}$$

すなわち,

$$m = \frac{X_m}{X_n} n \tag{3}$$

を満たすように決定すればよい.このとき,転置用配 列の大きさは,

$$S_{trans} = m \times n = \frac{X_m}{X_n} n^2 \tag{4}$$

になる.

オーバヘッド X は,以下のような要因で変化する.

- 送信か受信か
- 転送要求だけを先行発行するパイプライン処理が 可能か,またその先行発行できる要求の数
- I/O コントローラの種類

したがって,NIC 上のメモリ構成と I/O インタ フェースの設計は,このような様々な要因で変化す る X の値を実際に調査し,送信側の転送速度と受信 側の転送性能が一致するよう,m やn の値を調整し なくてはならない.さらに,NIC の I/O インタフェー スは,m やn に対してオーバヘッド X が十分小さ くなるように設計しなくてはならない.

6. NIC 上での転置転送方式の実装

NIC 上での転置転送方式を実現する機能を,現在 我々が開発中の実験用 NIC である UZURA 上に実装 した.そこで,本章では実装対象となる UZURA の 概要と UZURA 上への実装方式について述べる.

6.1 UZURA の概要

UZURA は FPGA 搭載の 10 GbE を用いた実験用



NIC である.UZURA の主な部分は,メインロジック である FPGA と 10 GbE MAC 処理を行う LSI から 構成される(図5).この FPGA 上に独自の回路を実 装することにより,ハードウェア上で様々な機能を実 現できる.また,ハーフサイズの PCI-X カードとし て実装されており,PCI-X スロットを持つサーバであ れば,1U サーバのような高密度サーバにも接続可能 である.

ホストとのインタフェースは PCI-X を採用してい る.これは FPGA でインタフェース処理を行うこと ができるようにしたためである.FPGA でホストイ ンタフェース処理を行うことによって,NIC 上で処理 のボトルネックとなりやすい,ホストとの通信部分に 独自のハードウェアロジックを組み込むことが可能と なる.

FPGA と10 GbE MAC LSI との間は, POS-PHY Level 4(PL4)インタフェースで接続されている.PL4 のデータ転送は1,360 MB/s で行われ, PL4 のプロト コル処理のオーバヘッドを考慮しても10 Gbps の実効 データ転送レートを確保できるようになっている.

10 GbE の媒体としては, できるだけ低レイテンシ な通信を実現するために電気インタフェースを採用し ている.UZURA では 10 GbE MAC の XAUI イン タフェースを利用して, 10 GBASE-CX4 として動作 するようにしている.これにより, UZURA 側および 接続先のスイッチ側の両方で光-電気変換を省くこと ができ,レイテンシ低減の一助となっている.

6.2 UZURA に実装される機能

現在, UZURA 上には, 以下の機能が実装されて いる.

- 通常 NIC 機能
- 通常 RDMA 機能
- 転置 RDMA 機能

通常 NIC 機能は,通常の Ethernet-NIC としての 機能を提供している.すなわち,ホスト OS が提供す る TCP/IP といったプロトコルを利用した通信処理 を行うことができる.

通常 RDMA 機能は,ホストメモリ上の連続領域を 別ホストメモリ上の連続領域へ転送する機能を提供 している.この機能を用いることで,ホスト上でのコ ピー処理を行わずに連続領域間でのデータ転送を行う ことができる.

転置 RDMA 機能は,配列の転置処理を行いながら, RDMA 転送する機能を提供している.この機能を用 いることで,ホスト上での転置のためのコピー処理を 行わずに RDMA 転送を行うことができる.6.3 節で は,この転置 RDMA 機能の実装について述べる.

なお, Ethernet フレーム上に独自の軽量 RDMA プロトコルを実装しており,通常 RDMA 機能と転 置 RDMA 機能は,これを用いている.これにより, TCP/IP に代表される標準的なプロトコルにおける処 理オーバヘッドを削減し,高速なデータ転送を実現で きる.

6.3 転置 RDMA 機能の実装

実装した転置転送機能は,以下のブロックから構成 される(図6).

- PCI 転送制御
 ホスト-NIC 間の DMA 転送を制御する.また,
 ホストに対するインタフェースとなる制御用レジ
 スタが実装されている.
- パケットデータ生成制御
 ホストから転送されたデータを各パケットごとに
 転置用バッファに振り分け,配置する.
- 転置用バッファ
 ホストから転送されたパケットデータを保持する.
- 送信制御
 転置用バッファからパケットデータを取り出し,
 ヘッダを付加してネットワークへ送信する.
- 受信制御
 受信したパケットのヘッダを解析し,ホストへ転
 送する.

各ブロックは,以下のように動作し,転置転送機能 を実現する.まず,ホストから転送起動されると,PCI 転送制御が,ホスト上の転送データをアドレスが連続 する横方向に走査し,DMA 転送によりパケットデー



Fig. 6 Structure of transposition module.

タ制御へ受け渡す.パケットデータ生成制御は,受け 取った転送データを転置用バッファへ配置し,パケッ トのデータ部を生成する.このとき,受け取った転送 データの各ワードは別々のパケットとなるので,それ ぞれ別々に各パケット用の領域に格納する.転置用バッ ファにパケットデータがすべて格納されたら,送信制 御は,各パケット用の領域からパケットデータを取り 出し,ヘッダを付加してパケットを生成する.パケッ トは,PL4 を経由して 10 GbE MAC へ転送する.

10 GbE MAC が受信したパケットは, PL4 を経由 して受信制御へ転送される.受信制御では, ヘッダを 解析し, パケットデータを指定されたアドレスへ転送 する.

転置用バッファは,パケットデータ生成制御よりパ ケットデータがすべて格納された後に,送信制御によ り取り出される.したがって,連続的にデータ転送を 行うために,2つのバッファを用意する.そして,片方 のバッファから送信制御がデータを取り出す間に,も う片方のバッファへパケットデータ生成制御がパケッ トデータを格納するよう処理する.

6.4 最適な転置用バッファサイズの設計

式 (2) に示すように, I/O バス上の転送性能は, バー スト転送のサイクル数と, オーバヘッドサイクル数 X により決定される.実装に用いる PCI-X では, サーバ や NIC の PCI コントローラの実装により X の値は, 異なる.表2に, UZURA を Xeon サーバと Opteron サーバに接続したときの, ホストから NIC, NIC か らホスト方向におけるオーバヘッドサイクル数の値を 示す.

送信側と受信側の転送性能を等しくするよう転置用 バッファの縦と横の長さ m, n を決定すると, 実装に用 いる Xeon サーバでの環境では, $(X_m, X_n) = (12, 12)$ であるので,式 (3) より

$$S_{trans} = \frac{12}{12}n^2 = n^2$$

となる.

転置用バッファとして利用できる UZURA 上のメモ リ領域は,64 KB である.また,ダブルバッファリング する必要があるため,1 個あたりは 32 KB 利用できる. 1 ワードを8 バイトとすると,最適な転置用バッファ の縦と横のサイズは,式(4)より(m,n) = (64,64)

表 2 サーバによるオーバヘッドサイクル数の違い

Table 2 Difference of overhead cycle in each server.

サーバ	ホスト	NIC (X_m)	NIC	ホスト(X_n)
Xeon	12		12	
Opteron	15		17	

)

表 3 Xeon サーバでの実効転送性能(算出値)

Table 3 Transfer performance in Xeon (estimate).

領域の大きさ ($m imes n$)	転送性能(MB/s
$64\mathrm{KB}$ ($64 imes 64$)	898
$16\mathrm{KB}$ ($32 imes32$)	776
$4 \text{KB} (16 \times 16)$	610

表 4 IB-HCA を用いた場合のオーバヘッドサイクル数 Table 4 Overhead cycle of IB-HCA.

サーバ	ホスト	NIC (X_m)	NIC	ホスト(X_n)
Xeon	30		14	
Opteron	34		18	

表 5 IB-HCA のパラメータを用いた場合の性能

Table 5 Performance estimation using IB-HCA parameter.

メモリ領域	最適形	対称形	性能差(%)
$64\mathrm{KB}$	807	726	11.2
$16\mathrm{KB}$	646	551	17.2
$4\mathrm{KB}$	463	371	24.8

と決定される.

また,仮に,メモリ領域が16 KB,4 KB と限られている場合について,同様に算出すると,それぞれ,(m,n) = (32,32),(16,16)となる.これらの場合の実効転送性能を式(2)より算出すると,表3のようになる.

なお, opteron の場合も表 2 を用いて同様に算出 可能であり, (m,n) = (68,60)のときに最適となり, 853 MB/sである.対称形である (m,n) = (64,64)と した場合の性能は 843 MB/sであり,最適な場合の方 が, 1.3%高速である.

これらの UZURA での事例では,ホストから NIC 方向と NIC からホスト方向のオーバヘッドサイクル 数の差が小さいため,対称形との大きな性能差はない が,実際には,サーバや NIC の PCI コントローラに よっては,オーバヘッドサイクル数の差が大きくなる 場合がある.

たとえば同じ Xeon サーバや Opteron サーバに富士 通製 InfiniBand ホストチャネルアダプタ(IB-HCA) を接続した場合は,オーバヘッドサイクル数は転送方 向で大きく異なる(表4). 仮に,表4の Xeon の場合 のようなオーバヘッドサイクル数である場合について 性能を算出すると(表5),最適な縦と横のサイズは, メモリ領域が 64 KB,16 KB,4 KB の場合,それぞ れ,(m,n) = (93,44),(46,22),(23,11)であり,対 称形よりも 11.2~24.8%性能が高くなる.

7. 性能評価

本章では, UZURA 上に実装した転置転送機能の基

表 6 転置 RDMA の分割単位

Table 6 Unit of division for transpose RDMA.

配列サイズ($n imes n$)	分割単位
16×16 , 32×32	16×16
64×64 , 128×128	32×32
256 × 256 以上	64×64

本性能と転置転送機能を FFTW に適用した場合のア プリケーション性能評価について述べる.なお,いず れの評価にも表1 に示す2台のサーバを用いて実機 上で評価を行っている.

7.1 ホスト転置方式との性能比較

NIC 上での転置転送方式の有効性を検証するため, ホスト上での転置転送方式との性能比較を行う.この ため,以下の3つの場合について評価を行った.

- 単純転置コピー + 通常 RDMA
- ブロック転置コピー + 通常 RDMA
- 転置 RDMA

ホストによる転置方式の性能として,単純転置コ ピー+通常 RDMA とブロック転置コピー+通常 RDMA の場合について評価する.どちらの処理も,ホ スト上でコピーにより転置し,その後通常 RDMA 機 能を用いて転送する.

単純転置コピー + 通常 RDMA の場合は,転置コ ピー処理を,3章での単純転置コピー(write 連続)と 同様に行う.転置コピー処理が完了した後に転送処理 を行う.

ブロック転置コピー + 通常 RDMA の場合は,転 置コピー処理を,3章でのブロック転置コピーと同様 に行う.さらに,転置コピー処理と転送処理をオーバ ラップさせる.なお,ブロック転置コピーのカラーリ ング単位やオーバラップさせるデータ量を変化させた 場合の最も高い性能を評価値とする.

NICによる転置方式の性能として,転置 RDMAの場合を評価する.この場合は,転送元領域のデータを UZURA上に実装した転置 RDMA機能を用いて直接転送先領域へ転送する.なお,配列の分割単位は,配列のサイズごとに,表6のようにした場合を評価値とする.

double 型(8バイト)の2次元配列を転送データ とし,配列サイズを16×16から4096×4096まで 変化させたときのスループットを測定した.また,ホ ストによる転置方式の場合において,配列サイズが キャッシュに収まらない256×256以上の場合におい て,通常 RDMA 性能がボトルネックとなっていない ことを確認するため,上記3つの場合に加えて,通常 RDMA によるデータ転送性能を測定した.これらの



場合のスループットを図7に示す.

配列サイズが 256 × 256 以上の場合において,通 常 RDMA の性能は,単純転置コピー+通常 RDMA とブロック転置コピー+通常 RDMA の性能より+ 分高い.したがって,通常 RDMA 性能はボトルネッ クとなっていないことが確認でき,ボトルネックはコ ピーをともなう転置処理性能であるといえる.

また,転置 RDMA の性能は,単純転置コピー + 通常 RDMA とブロック転置コピー + 通常 RDMA の性能と比較して高い.このことから,転置 RDMA の場合は,ホスト上でのコピー処理によるボトルネッ クを解消できたといえる.この結果,単純転置コピー + 通常 RDMA と比較して,最大 10.5 倍に性能向上 した.

なお,転置コピー+通常 RDMA の実測値と算出値 の比較については,付録 A.1 を参照のこと.

7.2 転置 RDMA 性能予測と実測値の比較

転置用バッファサイズによる性能の変化を評価す るため、転置用バッファサイズを 16×16 , 32×32 , 64×64 とした場合のスループットを測定した.

スループットを図8に示す.16×16,32×32, 64×64の場合の最大性能は,それぞれ,475,720, 850(MB/s)である.この値と表3での性能予想値 を比較すると,いずれの場合も予想値より性能が低い. これは,ホストが転置 RDMA を起動する際のコスト が含まれていないためである.

現在の実装では,配列を分割して転送する際に,分割された配列ごとに起動パラメータをNICに設定する 必要がある.PCIバス上のレジスタアクセスに必要



な時間を計測すると,1回あたり平均約1 μ sであった. このコストには,ソフトウェアのコスト,チップセットを経由するコスト,PCIバストランザクションのコストが含まれる.このコストを加えて算出すると, 16×16 , 32×32 , 64×64 の場合の性能は,それぞれ,470,708,874(MB/s)となり,実測値とほぼ一致する.

また,配列サイズが 32 × 32 の場合は,転置用バッ ファサイズが 32 × 32 の場合よりも 16 × 16 の場合 の方が性能が良い.これは,転置用バッファサイズが 16 × 16 の場合は,配列が4分割されるため,ホスト から NIC へ転送する処理とNIC から通信路へ転送す る処理とがオーバラップし転送時間が短くなるのに対 し,32 × 32 の場合は,いったん,配列データをホス トから NIC へすべて転送してから通信路へ転送する ためこの2 つの処理がオーバラップしないため,転送 時間が大きくなるためである.同様のことが,配列サ イズが 64 × 64 の場合にもいえる.

7.3 FFTW によるアプリケーション評価

UZURA 上に実装した転置 RDMA 機能を FFTW ライブラリの内部で使用される通信処理に適用した場 合の性能評価を行った.本節では,まず FFTW の動 作について説明し,性能評価について述べる.

7.3.1 FFTW の動作

FFTW ライブラリは,広く知られている FFT 演算 機能を提供するライブラリである.FFTW ライブラ リを用いて2次元のFFT計算を行う場合,以下のよ うに動作する.

- (1) 各列ごとに1次元 FFT 計算を実行
- (2) 計算結果を転置
- (3) 各列ごとに1次元 FFT 計算を実行

これは現在の実装による制限でありホストメモリ上にディスク リプタ領域を設けることによりこのコストを削減できる.

83

表 7 処理されるデータ量

Table 7 Processing data amount.

方式	転置コピー	RDMA 転送
転置 RDMA 適用時	$1/n^{2}$	$(n-1)/n^2$
転置 RDMA 非適用時	1/n	$(n-1)/n^2$

(4) 計算結果を転置

並列環境でこの処理を行う場合は,入力データを分割して各ノードに割り当て,計算する.(2),(4)の 転置処理では,図1に示すように全ノードにまたがる データ全体を転置する.この際,転置をともなうデー タ転送が発生する.そこで,この転置転送処理に転置 RDMAを適用し,転置 RDMA 適用時と非適用時に ついて評価した.nノードでこの転置処理を行う場合, それぞれ以下のように実行する.

- 転置 RDMA 適用時: 各ノードは 1/n のデータを 保持している.この保持しているデータをさらに n 分割し,各ノードへ転置 RDMA により転置転 送する.相手が自ノードの場合は,ホスト上で転 置コピーする.
- 転置 RDMA 非適用時: 各ノードは 1/n のデータ を保持している.この保持しているデータ全体を, まず別バッファに転置コピーする.そして,転置 コピーされたバッファを n 分割し,それぞれ各 ノードへ通常 RDMA により転送する.転送先が 自ノードである場合は,単なるコピーを行う.

以上のように処理するため,転置コピーされるデー タ量,転置/通常 RDMA されるデータ量はそれぞれ 表7のようになる.

なお,転送処理では,PCI-X バスの帯域が片方向 分しかないため,node0 1の転送完了後 node1 0への転送を行っている.

7.3.2 性能評価

転置 RDMA 適用時と非適用時について,評価した. 評価として,それぞれの場合について,FFTW 2.1.5 を用いた 2 次元配列 FFT 計算処理時間を測定した. 評価は,float 型(4 バイト)の変数 2 つから構成 する複素数を配列の要素とし,全体の配列サイズを 128 × 128 から 4096 × 4096 まで変化させた場合につ いて行った.なお,評価には 2 ノードの環境を用いて いる.

配列サイズを変化させた場合における FFTW の実 行時間を図 9 に示す.各サイズにおける左側のグラフ は転置 RDMA 非適用時の実行時間を,右側のグラフ は転置 RDMA 適用時の実行時間を示す.

グラフ中での,「計算」は,(1),(3)の1次元 FFT 計算処理時間を示す.「転置」は,転置コピー処理時間



を示す.「転送」は,転置/通常 RDMA による転送処 理時間を示す.処理時間には往復分が含まれる.「その 他」は,(2),(4)の転置処理に含まれる転置コピー 処理と転送処理を除いた処理である.

いずれの場合も,コピーによる転置を約 1/2 に削 減できていることが分かる.これは,ノード数が 2 で あるため,転置 RDMA 非適用時は,転置コピーする データ量は全体の 1/2 であるのに対し,転置 RDMA 適用時は,全体の 1/4 であるためである.また,ノー ド数を n 台に増やした場合を考えると,自ノード内 で転置コピーされるデータ量は,転置 RDMA 非適 用時は 1/n になるのに対し,転置 RDMA 適用時は 1/n² になる.したがって,大規模なクラスタでは,転 置 RDMA 適用の効果がより高くなると期待できる.

このように,ホスト上のコピーによる転置時間が削減できた結果,4096 × 4096 の場合は,転置 RDMA 処理時間を 40.8%削減し,全体として 34.9%性能が向 上した.このように,アプリケーションに転置 RDMA 機能を適用した場合でも性能が向上することが分かる.

8. おわりに

本論文では,配列転置とデータ転送を同時に行う 10Gb Ethernet ネットワークインタフェースカード (NIC)の設計について述べた.配列転置データ転送 を備える NIC の設計では,転置用バッファの大きさ を抑えながら,PCIのデータ転送能力を高めることが 転置データ転送性能向上のために大きな課題となる.

この課題を解決するため,実機上での PCI バスの 転送性能を解析し,この解析結果に基づいた設計手 法により,転置用バッファの大きさと転送性能を定式 化したうえで,転置用バッファの大きさを最適化し, 転送性能を見積もった.これを FPGA 搭載の 10 Gb Ethernet NIC UZURA 上に,実装し,実機上で評価 した.その結果,設計どおりの通信性能を実現し,か つ,ホスト上で実行する方式と比較して,最大 10.5 倍の転置データ転送性能を実現した.また,この機能 を,FFT ライブラリの1つである FFTW に適用し, 評価した結果,転置転送処理時間を 40.8%削減,FFT にかかる処理時間全体を 34.9%削減し,この設計手法 により限られたリソースで高い実行性能を実現した.

本論文の貢献は,限られたハードウェアリソースで 最大限の転送性能を実現するためのネットワークイン タフェースの設計である.転送性能とハードウェアリ ソース消費量を定式化し,式を解くことにより性能と ハードウェアリソース量を見積もり,実装した性能結 果がほぼ一致することを示したことである.

今後は,他の I/O バスチップセットのパラメータの 調査結果をもとにし, PCI-Express への対応など,さ らなる最適化を進める予定である.

謝辞 本研究の一部は,文部科学省「eSociety 基盤 ソフトウェアの総合開発」の委託を受けた東京大学石 川研究室および東京大学石川研究室と富士通研究所と の共同研究契約に基づいて行われた.

参考文献

- 1) 中島耕太, 佐藤 充, 住元真司, 久門耕一, 石川 裕:高性能通信処理オフロードエンジン UZURA 実現に向けて, 情報処理学会研究報告, Vol.2003, No.27 (2003-ARC-152), pp.103-108 (2005).
- Frigo, M. and Johnson, S.G.: FFTW: An Adaptive Software Architecture for the FFT, Proc. 23rd International Conference on Acoustics, Speech and Signal Processing, pp.1381– 1384 (1998).
- 3) 近田義広:天体観測用の信号解析スーパープロセッサ,科学, Vol.54, No.10, pp.619–628 (1984).
- 4) Underwood, K., Sass, R. and Ligon, W.: Acceleration of a 2D-FFT on an Adaptable Computing Cluster, Proc. 9th Annual IEEE Symposium on Field-Programmable Custom Computing Machine (FCCM'01) (2001).
- 5) 田邊 昇,濱田芳博,三橋彰浩,中條拓伯,天野 英晴:メモリスロット装着型ネットワークインタ フェース DIMMnet-2の構想,情報処理学会研究 報告, Vol.2003, No.27 (2003-ARC-152) (2003).
- 北村 聡,濱田芳博,宮部保雄,伊澤 徹,宮代 具隆,田邊 昇,中條拓伯,天野英晴:DIMMnet-2ネットワークインタフェースコントローラの設計 と実装,情報処理学会論文誌:コンピューティング システム, Vol.46, No.SIG 12(ACS 11), pp.13-24 (2005).

- 7) 田邊 昇,安藤 宏,箱崎博孝,土肥康孝,中條 拓伯,天野英晴:プリフェッチ機能を有するメモ リモジュールによる PC 上での間接参照の高速 化,情報処理学会論文誌:コンピューティングシ ステム, Vol.46, No.SIG 12(ACS 11), pp.1–12 (2005).
- 8)田邊 昇,羅 徴哲,中條拓伯,箱崎博孝,安藤 宏,土肥康孝,宮代具隆,北村 聡,天野英晴: プリフェッチ機能を有するメモリモジュールによ る等間隔アクセスの高速化,ハイパフォーマン スコンピューティングと計算科学シンポジウム HPCS2006,pp.55-62 (2006).

付 録

A.1 ホスト転置方式の性能検証

ホスト転置方式のうち,単純転置コピー + 通常 RDMA については,転置コピー処理が完了した後に 転送処理を行い,2 つの処理はオーバラップしない. このため,図2に示した単純コピー処理性能と図7に 示した通常 RDMA 処理性能を用いて,性能を算出す ることができる.

図7 における実測値と算出値を比較すると,配列サ イズがキャッシュに収まらない 256×256 以上の場合 は,ほぼ実測値と算出値が一致する.一方,配列サイ ズがキャッシュに収まる 128×128 以下の場合は,算 出値に対して実測値は4.1~13.8%低下する.これは, 算出に用いた単純転置コピー性能は,キャッシュ内部 での転置処理性能であり,実際には,転置された領域 をキャッシュ上から NIC へ転送する際に発生するオー バヘッドがあり,この分性能が低下するためである.

なお,ブロック転置コピー + 通常 RDMA の場合 については,転置コピー処理と転送処理がオーバラッ プするため,この際のメモリバスの挙動はチップセッ トに依存し,把握が困難である.このため,この場合 は,転置コピー処理性能と通常 RDMA 性能から性能 を算出することは困難である.

A.2 起動コストを含めた性能算出

現在の実装では,配列を分割して転送する際に,分割された配列ごとに起動パラメータをNICに設定する必要がある.起動時のオーバヘッド時間を k,分割された行列のサイズを M とすると実際の性能 B_{actual}は,

$$B_{actual} = \frac{M}{\frac{M}{B_{io}} + k}$$

より算出できる.

(平成 18 年 1 月 27 日受付)(平成 18 年 5 月 24 日採録)



中島 耕太(正会員) 2000年九州大学工学部電気情報 工学科卒業.2002年同大学大学院 システム情報科学府情報工学専攻修 士課程修了.同年富士通(株)入社.

■ 現在,(株)富士通研究所勤務.高

速通信機構に関する研究開発に従事.



佐藤 充(正会員) 1969年生.1992年東京大学工学 部電気工学科卒業.1997年同大学 大学院工学系研究科情報工学専攻博 士課程修了.博士(工学).同年富 士通(株)入社.現在,(株)富士通

研究所勤務.並列システムアーキテクチャの研究に従 事.IEEE,ACM 各会員.



後藤 正徳

1999年東京工業大学工学部情報 工学科卒業.2001年同大学大学院 総合理工学研究科知能システム科学 専攻修士課程修了.同年富士通(株) 入社.現在,(株)富士通研究所勤

務 . アーキテクチャ , 適応制御 , オープンソースソフ トウェアに興味を持つ .



住元 真司(正会員) 1986年同志社大学工学部電子工学 科卒業.同年富士通(株)入社.(株) 富士通研究所にて並列オペレーティ ングシステム,並列分散システムソ フトウェアの研究開発に従事.1997

年より新情報処理開発機構に出向.コモディティネットワークを用いた高速通信機構の研究開発,RWCP SCore2,SCore3クラスタ等大規模PCクラスタ開発 に従事.2002年より(株)富士通研究所にて高速通 信機構の研究開発,理研スーパーコンバインドクラス タ等大規模PCクラスタ,UHPCシステムの開発等 に従事,並列分散システムのアーキテクチャ,システ ムソフトウェア等に興味を持つ.平成12年度情報処 理学会論文賞受賞,工学博士(慶應義塾大学大学院理 工学研究科).



久門 耕一(正会員) 1979年東京大学工学部電気工学科 卒業.1981年同大学大学院電子工学 専門課程修士課程修了.1984年同大 学院博士課程中退.同年(株)富士 通研究所入社.現在,同社 IT コア

研究所に所属. CPU,メモリ,並列計算機アーキテク チャに関する研究に従事.GCC,Linuxカーネル等の 改良にも興味を持つ.



石川 裕(正会員) 1987 年慶應義塾大学大学院工学 研究科電気工学専攻博士課程修了. 工学博士.同年電子技術総合研究所 入所.1993 年技術研究組合新情報 処理開発機構出向.2002 年より東

京大学大学院情報理工学系研究科コンピュータ科学専 攻.教授.クラスタ・グリッドシステムソフトウェア, 高信頼システムソフトウェア開発技術,次世代高性能 コンピュータシステム等に興味を持つ.