実行フェーズを考慮した トランザクショナルメモリのスケジューリング手法

多治見 知紀1 廣田 杏珠1 塩谷 亮太2 五島 正裕3 津邑 公暁1

概要:マルチコア環境では、一般的にロックを用いて共有変数へのアクセスを調停する.しかし、ロックに はデッドロックの発生や並列度の低下などの問題があるため、ロックを使用しない並行性制御機構として トランザクショナルメモリ(TM)が提案されている.この機構をハードウェア上に実装したハードウェア トランザクショナルメモリ(HTM)では、トランザクションを投機的に並列実行することで、ロックに比 べ並列度が向上する.しかし、HTM では同一共有変数へのアクセス競合が頻発することによる性能低下が 問題となる.この問題に対し、トランザクションのスケジューリングを改良することにより競合の発生を 抑制する研究が多く行われてきたが、そのいずれの手法を用いても、十分な性能向上が得られていないプ ログラムが存在する.そこで本稿ではまず、そのようなプログラムが持つメモリアクセスパターンを調査 し、性能向上が妨げられている原因を調査した.その結果、複数の実行フェーズを持ち、あるフェーズで アクセスした共有変数に対し、以降のフェーズで再度アクセスしないようなトランザクションが存在する ことが分かった.そこで本稿では、トランザクションが持つ実行フェーズを考慮して競合検出を行うこと で性能を向上させる手法を提案する.Contention および Deque を用いて評価を行った結果,Contention で平均 63.2%,Deque で平均 6.3%の性能向上を確認した.

1. はじめに

マルチコア環境の普及に伴い,プログラマが容易に並列 処理を記述できる,共有メモリ型並列プログラミングの重 要性が増している.この共有メモリ型並列プログラミング では,共有変数へのアクセスを調停する機構として一般的 にロックが用いられることが多いが,ロック操作のオーバ ヘッドに伴う並列度の低下やデッドロックの発生などの問 題が起こりうる.さらに,プログラムごとに適切なロック の粒度を設定することは困難であるため,ロックはプログ ラマにとって必ずしも利用しやすいものではない.

そこで、ロックを使用しない並行性制御機構としてトラ ンザクショナルメモリ(Transactional Memory:TM) [1] が提案されている.TMでは従来ロックとして保護さ れていたクリティカルセクションをトランザクションとし て定義し、共有変数に対するアクセスにおいて競合が発生 しない限り、トランザクションを投機的に並行実行する ことで、ロックを用いる場合に比べて並列度が向上する.

 名古屋工業大学 Nagoya Institute of Technology
 2 名古屋大学

Nagoya University

国立情報学研究所 National Institute of Informatics なお、TMではトランザクションの実行が投機的であるため、共有変数の値が更新される際は、更新前と更新後の両方の値を保持しておく必要がある(バージョン管理).また、トランザクションを実行するスレッド間で同一リソースに対するアクセス競合が発生していないかを監視する必要がある(競合検出). ハードウェアトランザクショナルメモリ(Hardware Transactional Memory: HTM)では、このバージョン管理および競合検出のための機構をハードウェアで実現することで、トランザクション操作のオーバヘッドを軽減している.

さて、この HTM ではスレッドが同一のトランザクショ ンを実行するたび、ほぼ同一の命令列を実行し、同じ共有 変数にアクセスする可能性が高い.したがって、一度競合 したトランザクション同士で競合が再発しやすく、これに よる性能低下が問題となる.この問題に対し、トランザク ションのスケジューリングを改良することにより競合の発 生を抑制する手法が数多く提案されてきたが、いずれの手 法を用いても十分な性能向上を達成できていないプログ ラムが存在する.本稿ではまず、そのようなプログラムの 持つメモリアクセスパターンの特徴を調査する.次に、そ の特徴を持つプログラムに対し、性能向上を達成するスケ ジューリング手法を提案する.

2. 関連研究

実行トランザクションをアボートした後に,そのトラン ザクションを途中から再実行することで,再実行に要する コストを抑える部分ロールバックに関する研究 [2] [3] [4] や,トランザクションの様々な情報に基づいて競合を抑制 する研究 [5] [6] [7] など,HTM に関する数々の研究がなさ れてきた.特に,複数のスレッド間で実行順序などを制御 するスレッドスケジューリングに関して様々な改良手法が 提案されてきた.

Yoo ら [8] は HTM に Adaptive Transaction Scheduling と呼ばれるスケジューリング機構を実装し、並列に実行す るトランザクションの数を制御することで、競合の頻発に よって並列度が著しく低下するようなアプリケーションの 実行を高速化するスケジューリング手法を提案している. 一方で, Blake ら [9] は複数のトランザクション内でアク セスされるアドレスの局所性を Similarity と定義し、これ が一定の閾値を超えた場合に当該トランザクションを逐次 実行することで競合を抑制する手法を提案している. さら に、Hirota ら [10] は一度競合したトランザクション同士 は再度競合を引き起こしやすいという特徴から、トランザ クションの実行開始前に競合の発生を予測し、トランザク ションを実行開始しても競合が発生しないタイミングまで トランザクションの実行開始を待機することで、競合を未 然に回避する競合予測手法を提案している. また, Bobba ら [11] は共有変数に対するアクセス順序に着目し, Read, Write の順にアクセスされる共有変数に対する競合検出を 改良することで、無駄なストールを削減している。

しかし、以上で述べたいずれのスケジューリング手法を 用いても、一部のプログラムでは競合に起因するオーバ ヘッドが削減できていない、そこで本稿では、そのような プログラムが持つメモリアクセスパターンの特徴を調査し、 性能向上を達成するスケジューリング手法を提案する.

3. 性能向上を妨げるメモリアクセスパターン

本章ではまず,既存のHTMの競合解決方法と問題点に ついて述べる.次に,これまで提案されてきた様々なスケ ジューリング手法を用いても,十分な性能向上が得られて いないプログラムについて,そのメモリアクセスパターン を調査し,性能向上を妨げている原因を特定する.

3.1 HTM における競合解決と問題点

本節では既存の HTM における競合解決の動作につい て、図1を用いて説明する.この図の例において、2つの スレッド Thread0, Thread1 がそれぞれ異なるトランザク ション Tx.0, Tx.1を実行しており、Thread0 が store A を、Thread1 が store B を実行済みの場合について考え



図1 既存 HTM における競合解決

る. なお、本稿では Tx.0 は ID が 0, Tx.1 は ID が 1 のト ランザクションを表す. この状態で. Thread0 は store B の実行を試みて、Thread1 に対しアドレス B へのアクセス 許可を求めるリクエストを送信する(時刻 t1). これを受信 した Thread1 は store B を実行済みであるため競合を検 出し、Thread0 に対し NACK を返信する (t2). Thread0 は NACK を受信すると store B を実行せず, Tx.0 をス トールさせる (t3). その後, Thread1 が store A の実行 を試みて、Thread0 に対しリクエストを送信すると、そ れを受け取った Thread0 は store A を実行済みであるた め、競合を検出し Thread1 に対し NACK を返信する. こ れにより, Thread0 は自身が NACK を送信した先である Thread1 から NACK を受信するため、このままではデッ ドロック状態に陥ってしまう. そこで, Thread1 は自身が 行った store B の結果を破棄するため, Tx.1 をアボート する (t4). これにより, Thread0 はアドレス B にアクセ ス可能となり, store B を実行する (t5). 一方, Thread1 は一定時間待機した後, Tx.0 を再実行する (t6).

以上のように、HTM では競合が発生すると、ストール によりトランザクションの進行が停止し、並列度が低下す る. このストール中のトランザクションは実行が進行して いないにも関わらず、共有変数にアクセス済みであるため、 新たな競合を引き起こす原因となってしまう. また、トラ ンザクションをアボートした場合、そのトランザクション を再実行するなどのペナルティも発生し、これらによる性 能低下が問題となる.

3.2 既存のスケジューリング手法の問題点

以上のように,HTM では競合により性能が低下するため,スレッド間でトランザクションの実行順序などを制御 することで競合を抑制する様々なスケジューリング手法が

情報処理学会研究報告

IPSJ SIG Technical Report

```
1
   int A[1];
2
   int B[1024];
3
 4 BEGIN_TRANSACTION(0);
 5
   // phase1
   for( i = 0; i < 10; i++ ){</pre>
 6
     if(access_type[i] == READ )
 7
        var = A[1];
 8
9
      else
10
        A[1] = 0;
   7
11
12
   // phase2
13
14
   for( i = 10; i < 100; i++ ){</pre>
      if(access_type[i] == READ )
15
        var = B[index[i]];
16
17
      else
18
        B[index[i]] = 0;
19
   3
20
   COMMIT_TRANSACTION(0);
```

図 2 Contention のトランザクションを簡略化したコード

提案されてきた. 我々も, 共有変数へのアクセスパターン によってトランザクションを排他実行する手法 [12] や, 優 先度という値を設定し, 競合を引き起こしやすいトランザ クションを優先的に実行しコミットさせる手法 [13], トラ ンザクションの実行開始前に競合の発生を予測し, 競合を 回避する手法 [10] など, 様々なスケジューリング手法を提 案している.

しかし,そのいずれの手法についても,GEMS microbench [14] のベンチマークプログラムの1つである Contention では,実行サイクル数の多くを占めるストール を削減できておらず,競合に起因するオーバヘッドを削減 できていない.そこで本稿ではまず,このContentionの プログラムが持つメモリアクセスパターンに着目し,性能 向上が妨げられている原因を調査する.

3.3 Contention

Contention はトランザクション内で異なる 2 つの 配列に対し、ロードまたはストアのいずれかを繰り 返し行うプログラムである. Contention が持つトラ ンザクションを簡略化したコードを図 2 に示す. な お、4 行目の BEGIN_TRANSACTION(0) および 20 行目の COMMIT_TRANSACTION(0) はそれぞれトランザクションの 開始と終了を表し、その引数はトランザクションの ID を 表している. このトランザクションは、2 つの配列のうち 配列 A のみにアクセスする phase1 と、配列 B のみにアク セスする phase2 の 2 つのフェーズからなる. 16 行目およ び 18 行目で参照されている配列 index[i] には乱数が格納 されており、配列 B のアクセス先要素はランダムに決定さ れる.

このトランザクションでは phase1 で配列 A にアクセス するが、phase1 から phase2 に移行した後は配列 A へはア



図 3 一貫性を損なわないにも関わらず競合として検出されるメモ リアクセス

クセスしなくなる.このように、トランザクションがある フェーズでアクセスしたアドレスに対し、以降のフェーズ で再度アクセスしないという特徴を持つ場合、従来では競 合とみなされる他スレッドからのアクセスリクエストを許 可しても一貫性が損なわれない場合がある.

ここで、一貫性が損なわれないにも関わらず競合として 検出されてしまうメモリアクセスについて、図3の例を用 いて説明する.この図において、Thread0がTx.0を開始 すると phase1内で配列Aにアクセスし、phase1が終了す ると、phase2内ではThread0が再度配列Aにアクセスす ることはない.したがって、Thread0が phase2を実行し ている際にThread1によって配列Aの値が更新されても、 2つのスレッドの間で配列Aの一貫性は損なわれない.し かし、既存のHTMではこのようなメモリアクセスを競合 とみなしてしまうため、Contentionの性能向上が妨げられ ていた.そこで、このような実行フェーズを考慮し、本来 競合として検出されるメモリアクセスを投機的に許可する ことで、競合を抑制するスケジューリング手法を提案する.

実行フェーズを考慮したスケジューリング 手法

本章では、実行フェーズを考慮して競合を検出すること で、既存手法では競合として検出されていたメモリアクセ スを投機的に許可する提案手法について述べる.

4.1 実行フェーズを考慮した競合検出

3.3節で述べたように、トランザクションが、アクセス先 アドレスの異なる複数の実行フェーズを持つ場合、並列に 実行しているトランザクションの実行フェーズが異なって



図4 実行フェーズを考慮し、メモリアクセスを許可する動作

いれば、競合を引き起こすメモリアクセスにより一貫性が 損なわれない場合がある.そこで、競合検出の際にまず、 それぞれのトランザクションが実行している実行フェー ズを検査する.そして、それらのアクセス先アドレスが異 なっていた場合には、そのメモリアクセスを許可すること で、性能向上が期待できる.

ここで、提案手法の動作について図4を用いて説明す る.なお、このトランザクションは図3と同様のトランザ クションであるとする. また、各スレッドは過去の実行に おいて、トランザクション内の各フェーズにおけるアクセ ス先アドレスに関する情報を予め収集しているものとする. この例において、まず Thread0 が Tx.0 を開始し、phase1 内で store A を実行したとする, その後, Thread1 が Tx.0 を実行開始し, phase1内で store A を試みると, Thread1 はアドレス A に対するリクエスト Req.A を Thread0 に送 信する (t1). すると, この Reg.A を受信した Thread0 は アドレスAにアクセス済みであるため、従来ではThread1 によるアドレス A へのアクセスは競合として検出される. しかし、この Reg.A を受信した時点で Thread0 は phase2 を実行中であり、これ以降再度アドレスAにアクセスす ることはないと予想できる.したがって, Thread0 はこの まま Thread1 がアドレス A にアクセスしても一貫性が損 なわれないだろうと判断し、Thread1 に対し ACK を返信 する (t2). このように、従来ではストールにより実行を 中断しなければならなかった場合でも、投機的にトラン ザクションの実行を継続できるため、並列度が向上する. その後, Tx.0 の進行が進み Thread0 が phase2 内で store Bを実行した後に, Thread1 も phase2 内で store B を試 みて、Thread0 ヘアドレス B に対するリクエスト Req.B を送信したとする (t3). この時, この Req.B を受信した



Thread0 は phase2 を実行中であり、Thread1 がアドレス B にアクセスすると一貫性が損なわれてしまう. したがっ て、Thread0 は Thread1 に対し NACK を返信する (t4). NACK を受信した Thread1 は Thread0 が Tx.0 をコミッ トするまで自身が実行している Tx.0 をストールする (t5). このように、実行フェーズ内でのアクセス先アドレスを考 慮することで、一貫性が損なわれるメモリアクセスである か否かを判別することができる.

以上で述べた動作を実現するために,各スレッドはトラ ンザクションが現在どのフェーズを実行中であるか知る必 要がある.そのために,プログラマはフェーズを入れ子の トランザクションとして定義する.これにより,スレッド は実行しているトランザクションの ID から疑似的に実行 中のフェーズを知ることができる.

4.2 提案手法で必要となるアボートの動作

図 4 では、*Thread0 が Thread1* からのアドレス A に対 するアクセスリクエストを受けた時点で、*Thread0* はアド レス A に対する操作を終了しており、再度アドレス A に アクセスすることなく自身のトランザクションをコミット するという前提で *Thread1* のアクセスリクエストを許可 する. しかし、トランザクション内の実行パスが変化し、 *Thread0* が再度アドレス A にアクセスするような場合、こ の前提が崩れてしまう. このような場合、アクセスリクエ ストを投機的に許可された *Thread1* は共有変数の一貫性を 保つため、自身のトランザクションをアボートする.

また,投機的にアクセスリクエストを許可した Thread0 が,自身のトランザクションをアボートする場合についても 考慮する必要がある.この時行う動作について図 5 を用い て説明する.この例において, Thread1 によるアクセスリ クエストを許可した Thread0 が,ストール中の他のスレッ



図 6 メモリアクセスを許可されたスレッドがコミットを待機する 動作

ドとの間で共有変数に対する競合を検出したとする (t1). このような場合, Thread0 は自身のトランザクションをス トールするとデッドロック状態に陥ってしまうためアボー トしなければならず, このままでは Thread0 がコミットす るという前提が崩れてしまう. そこで, Thread0 は Thread1 によるアクセスを許可した時点で,予め Thread1 の ID を 記憶しておく. その後, Thread0 がトランザクションをア ボートする際に, 記憶した Thread1 に対し, トランザク ションをアボートするよう要求するリクエスト Req.Abort を送信する. これを受信した Thread1 がトランザクション をアボートした後, Thread0 も自身のトランザクションを アボートする (t2).

同様の理由により、Thread1が Thread0より先にトラン ザクションのコミットに至ったとしても、Thread0がトラン ザクションをアボートする可能性がある間は Thread1はト ランザクションをコミットしてはならない. そこで、図 6 の ように、コミット可能な状態に至った Thread1は Thread0 がコミット済みかを確認するリクエスト Req. Commit を送 信する (t1). Thread0 がコミット前であれば Thread1は コミットを待機することで Thread0 のアボートに備える. Thread0 がコミットを完了したことを知らせるメッセー ジ Commited を Thread1 に送信すると、これを受信した Thread1 はコミットしても良いと判断し、自身のトランザ クションをコミットする (t2).

5. 実装

以上で述べた提案手法を.HTMの研究で広く用いられているLogTM-SE [15] 上に実装する.提案手法では,変

更済みのキャッシュラインを、スレッドを実行するコア間 で共有する必要がある. LogTM-SE は MESI プロトコル をベースに実装されているが、トランザクション内で変更 した共有変数を保護するために、更新されたキャッシュラ インは、トランザクションがコミットされるまでは、ディ レクトリへの書き戻しを伴う共有ができないようになっ ている. したがって、提案手法ではキャッシュコヒーレン シプロトコルを拡張する必要がある.本章では、既存の LogTM-SE におけるキャッシュコヒーレンス制御の動作に ついて述べた後、提案手法におけるコヒーレンシプロトコ ルの動作について述べる.

5.1 既存のキャッシュコヒーレンス制御

MESI プロトコルでは、あるプロセッサが保持している キャッシュラインに対し他プロセッサからのアクセスリク エストを受け取ると、該当するキャッシュラインが変更済 みの場合にそれをディレクトリに書き戻す.次に、アクセ スリクエストを発行したプロセッサがディレクトリに書き 戻されたデータを読み出すことで、プロセッサ間でのデー タの受け渡しを実現している.しかし、既存の TM では 変更済みかつコミット前の共有変数を、複数のトランザク ションで共有することを認めていない.そこで LogTM-SE は、更新済みかつコミット前のキャッシュラインを共有し ないよう、MESI プロトコルのキャッシュコヒーレンス制 御の機構を拡張している.

ここで、LogTM-SE におけるキャッシュコヒーレンス制 御の動作について図7の例を用いて説明する.なお、各ス レッドは競合検出を行うために、トランザクション内で実 行された, キャッシュラインに対する Read および Write アクセスを記憶している. この図において, Core.0, Core.1 がそれぞれ Thread0, Thread1 を実行しているとする. 図 中のキャッシュライン右側に付した M, E, S, I はそれぞれ, MESI プロトコルにおける Modified, Exclusive, Shared, Invalid の状態を表している.まず, Thread0 がディレクト リにデータを要求する動作を図 7(a) に示す. トランザク ションを実行している Thread0 がディレクトリに Line A の取得を要求するリクエスト Load A を送信し(i), これ を受信したディレクトリは Thread0 に Line A のデータを 送信する (ii). このとき, Thread0 は Line A の変更前の 値を Log として保持する. その後, Thread0 が書き換えた Line Aに対し、Thread1がアクセスを試みる動作を図7(b) に示す. まず Thread0 が, 取得した Line A を書き換えた とする (iii). 次に, 同様にトランザクションを実行してい る Thread1 が Line A の取得を要求するリクエストをディ レクトリに送信すると(iv), ディレクトリは Thread0 に Line A を共有するよう要求するリクエスト GETS を送信 する (v). これを受信した *Thread*0 は Line A に Write 済 みであるため競合を検出し, Thread1 に Nack を送信する

IPSJ SIG Technical Report



(b) Thread1 が Line A へのアクセスを拒否される動作

図7 LogTM-SE におけるキャッシュコヒーレンス制御

(vi). このように LogTM-SE では、変更済みかつコミット前のキャッシュラインを共有しない.なお、トランザクションの実行中にキャッシュがオーバーフローすると、キャッシュラインが変更済みであってもこれをディレクトリに書き戻すが、この場合にもディレクトリに書き戻されたデータに対して他スレッドからのアクセスは許可しない.

以上のように, 既存の LogTM-SE ではトランザクション の実行中に変更されたキャッシュラインを複数のプロセッ サ間で共有することを許可していないため, 提案手法では これが可能になるよう動作を拡張する必要がある.

5.2 キャッシュコヒーレンシプロトコルの拡張

提案手法では、共有変数に対するアクセスリクエストが 発生した際に、2つのトランザクションが異なるフェーズ を実行中であり、かつそれぞれのフェーズでアクセスする アドレスが異なる場合に、これを競合とみなさず、キャッ シュラインを共有するよう動作を拡張する.ここで拡張し たキャッシュコヒーレンス制御の動作について、図8を用 いて説明する.図7(b)では Thread1 による Line A への アクセスリクエストが競合として検出されるのに対し、提 案手法ではこのリクエストに対し、競合が発生したとみな さない. Thread1 が Line A を取得するリクエストを送信 すると(i)、ディレクトリは Thread0 に Line A を共有す るよう要求するリクエスト GETS を送信する(ii)、次に、



これを受信した Thread0 が競合を検出せず、キャッシュ ラインを Thread1 と共有する動作を図 8(b) に示す.まず、 Thread0 が GETS リクエストを受信すると、Thread0 は 自身と Thread1 の実行フェーズを検査する.その結果、こ れらのスレッドがアクセス先アドレスの異なるフェーズを 実行中であったとすると、Thread0 はこれを競合とみなさ ず、Line A の値をディレクトリに書き戻す(iii).その後、 ディレクトリは Thread0 が書き戻したデータを Thread1 に送信することで、Thread0 と Thread1 との間で Line A を共有できる (iv).

提案手法ではこのようにしてプロセッサ間でデータを共 有するが、Thread0がトランザクションをアボートした場 合、トランザクションを開始する前のメモリ状態を復元す る必要がある.既存のLogTM-SEでは、アボートしたト ランザクションは自身が保持しているLogのデータを元 のキャッシュラインに書き戻すことで、トランザクショ ン実行前の状態を復元する.提案手法では投機的にアク セスリクエストを許可されたトランザクションも実行開 始前の状態を復元する必要があるため、4.2節で述べたよ うに、Thread1がトランザクションをアボートし、その後 Thread0もトランザクションをアボートする.これにより まず、Thread1はLogに保持しているデータをLine Aに 書き戻す.次に、Thread0も同様にLogのデータをLine Aに書き戻そうと試みるが、Line Aは Thread1の書き戻 しにより更新済みであるため、Thread1はLine Aをディ

XI ノ、エレ ノ m L	
Processor	SPARC V9
#cores	32 cores
clock	$4 \mathrm{~GHz}$
issue width	single
issue order	in-order
non-memory IPC	1
D1 cache	32 KBytes
ways	4 ways
latency	3 cycles
D2 cache	8 MBytes
ways	8 ways
latency	20 cycles
Memory	4 GBytes
latency	450 cycles
Interconnect network latency	14 cycles

表 1 シミュレータ諸元

レクトリに書き戻し, Thread0 に Line A のデータを受け 渡す. このとき, Thread1 は自身の Line A を無効化する. その後, Thread0 が Line A に Log のデータを書き戻すこ とで, トランザクション実行開始前のキャッシュライン 状態を復元する. なお, Thread0 が書き戻しを完了した時 点で, Thread0 は Line A を Modified の状態で保持してい る. したがって, 他のスレッドから Line A へのアクセス リクエストが発生した場合は, これをディレクトリに書き 戻し, 要求したスレッドへデータを渡す. このようにして, Thread0 がディレクトリから Line A を読みだす前のメモ リ状態を復元できる.

6. 評価

本章では,提案手法の速度性能をシミュレーションにより評価し,その結果について考察する.

6.1 評価環境

これまで述べた提案手法を,HTMの研究で広く用いら れている LogTM-SE [15] に実装し,シミュレーションに より評価した.評価には Simics 3.0.31 [16] と GEMS 2.1.1 の組み合わせを用いた.Simics は機能シミュレーションを 行うフルシステムシミュレータであり,GEMS はメモリシ ステムの詳細なタイミングシミュレーションを担う.プロ セッサ構成は 32 コアの SPARC V9 とし,OS は Solaris 10 とした.表1に詳細なシミュレーション環境を示す.評価 対象のプログラムは GEMS microbench の中でもアクセス 先アドレスが異なる 2 つの実行フェーズを持つ Contention と Deque を使用し,それぞれ 16 スレッドで実行した.

6.2 評価結果

 図9では、各ベンチマークプログラムの評価結果をそれ ぞれ3本のバーで表しており、左から順に、
 (B) 既存のLogTM-SE





- (R) 競合を未然に予測し回避する参考モデル [10]
- (P) 実行フェーズを考慮しメモリアクセスを許可する提 案モデル

の実行サイクル数の平均を表しており,既存モデル(B)の 実行サイクル数を1として正規化している.なお,フルシ ステムシミュレータ上でマルチスレッドによる動作シミュ レーションを行う際には,性能のばらつきを考慮する必要 がある[17].したがって,各対象につき試行を10回繰り 返し,得られた結果から95%の信頼区間を求めた.信頼区 間は図中にエラーバーで示す.

図中の凡例はサイクル数の内訳を示しており、Non_trans はトランザクション外の実行サイクル数、Good_trans はコミットされたトランザクションの実行サイクル数、 Bad_trans はアボートされたトランザクションの実行サイ クル数、Aborting はアボート処理に要したサイクル数、 Backoff はアボートから再実行までの待機時間であるバッ クオフに要したサイクル数、Stall はストールに要したサイ クル数を示している.また(R)における Wait は、競合を 回避するために競合が発生しないタイミングまで自身のト ランザクションの実行開始を待機したサイクル数を示し、 (P)における Wait はアクセスリクエストを許可したスレッ ドがコミットを完了するまで、自身のトランザクションの コミットを待機したサイクル数を示す.

評価結果より, Contention では既存モデル(B)に対して 63.2%の性能向上を達成できた.一方, Deque では既存モ デルに対して性能向上を達成できたものの, その向上幅は 6.3%に留まり, 参考モデルと比較すると性能は大幅に悪化 した.

6.3 考察

Contention では、既存モデル (B) および参考モデル (R)

と比較すると,提案モデル (P) では Stall のサイクル数を 大きく削減できており,一貫性を損なわないメモリアクセ スを許可することで競合を抑制し,並列度が向上している ことが分かる.

一方, Deque は既存モデル (B) と比較すると僅かに性能 は向上したものの、トランザクションが連鎖的にアボート する動作により、アボートに起因するオーバヘッドが増大 し、参考モデル(R)より性能が悪化した.提案モデル(P) では、アクセスリクエストを投機的に許可したスレッドが トランザクションをアボートすると、そのスレッドにより アクセスリクエストを許可されたスレッドもトランザク ションをアボートする. そのため. 既存モデル (B) および 参考モデル (R) では1つのトランザクションをアボートす るだけで済んだ処理でも、提案モデル(P)では複数のトラ ンザクションをアボートする必要があり、これによりオー バヘッドが増大する.特に, Deque では Contention と比 較して既存モデル (B) における Bad_trans および Aborting が大きかったため、提案モデル(P)ではこれらの増加率が 大きくなり、十分な性能向上が得られなかったと考えられ る.一方で、参考モデル(R)では競合を抑制することで 既存モデル(B)に対して約67.3%の性能向上を達成でき ていることから、提案モデル(P)はアボートに起因する オーバヘッドを削減することで、並列度を向上できる余地 があると考えられる.

以上のような Contention と Deque の性能差は、共有変 数へのアクセス頻度に原因があると考えられる. 3.3節で 述べたように, Contention は phase1 で配列 A, phase2 で 配列 B にアクセスする. なお, 配列 A の要素数は 1, 配列 Bの要素数は1024である.したがって、前半のフェーズ では配列 A に対しアクセスが集中するが、後半のフェー ズで配列 Bのどの要素にアクセスするかは乱数によって 決定するため、後半のフェーズでは各スレッドのアクセス 先アドレスが分散しやすいと考えられる.一方 Deque は, 前半のフェーズで1つの共有変数にアクセスした後、後 半のフェーズでで両端キューを操作する。両端キューと は、両端から出し入れ可能なキューのことである。この両 端キューを複数のスレッドが同時に操作しようとすると, キューの右端を指すアドレスと、左端を指すアドレスにア クセスが集中する. そのため, Deque では前半のフェーズ で投機的に並列度を向上させたとしても、後半のフェーズ で競合が引き起こされる可能性が高く、結果的に並列度が 向上しにくいと考えられる. また, Contention と比較す ると後半のフェーズでアボートが発生しやすく、アボート に起因するオーバヘッドが増大してしまうと考えられる. したがって今後、投機的にアクセスリクエストを許可した 後に発生する競合を抑制する方法について検討する必要が ある.

7. おわりに

本稿では、これまでに提案されてきたスケジューリング 手法を用いても性能向上が困難だったプログラムについ て、そのトランザクションが持つメモリアクセスパター ンの特徴を調査した. その結果, 複数の実行フェーズを持 ち、あるフェーズでアクセスしたアドレスに対しそれ以降 のフェーズで再度アクセスしないという特徴を持つトラン ザクションを持つプログラムでは、本来一貫性を損なうと は限らないにも関わらず競合として検出されてしまうメ モリアクセスにより、性能向上が妨げられていることが分 かった、そこで、従来手法では競合として検出されるメモ リアクセスであっても、それぞれのスレッドで実行してい るトランザクションの実行フェーズにおけるアクセス先ア ドレスが異なる場合には、このメモリアクセスを投機的に 許可することで,性能を向上させる手法を提案した.提案 手法の有効性を確認するために、GEMS microbench のプ ログラムのうち、アクセス先アドレスが異なる2つの実行 フェーズを持つ Contention と Deque を用いて評価を行っ た結果、既存の LogTM-SE と比較して Contention は平均 63.2%, Deque は平均 6.3%の性能向上を達成した.

しかし提案手法では,投機的にアクセスリクエストを許 可したスレッドがトランザクションをアボートすると,そ のスレッドによりアクセスリクエストを許可されたスレッ ドもトランザクションをアボートする必要があり,従来の 手法に比べてアボートに起因するオーバヘッドが増大す る.このオーバヘッドにより Deque の性能向上幅は小さ く,このオーバヘッドを削減する方法について今後検討す る必要がある.

謝辞 本研究の一部は, JSPS 科研費 JP17H01711, JP17H01764 の助成を受けたものである.

参考文献

- Herlihy, M. et al.: Transactional Memory: Architectural Support for Lock-Free Data Structures, Proc. 20th Int'l Symp. on Computer Architecture (ISCA'93), pp. 289– 300 (1993).
- [2] Moss, E. and Hosking., T.: Nested Transactional Memory: Model and Preliminary Architecture Sketches., *Sci*ence of Computer Programming, pp. 186–201 (2006).
- [3] Moravan, M. J., Bobba, J., Moore, K. E., Yen, L., Hill, M. D., Liblit, B., Swift, M. M. and Wood, D. A.: Supporting Nested Transactional Memory in LogTM, Proc. 12th Int'l Conf. on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pp. 1–12 (2006).
- [4] McDonald, A., Chung, J., Caristrom, B. D., Minh, C. C., Chafi, H., Kozyrakis, C. and Olukotun., K.: Architectural Semantics for Practical Transactional Memory, *Proc. 33rd Annual Int'l Symp. on Computer Architecture (ISCA'06)*, pp. 53–65 (2006).
- [5] Shriraman, A., Dwarkadas, S. and Scott., M. L.: Flex-

ible Decoupled Transactional Memory Support, Proc. 35th Annual Int'l Symp. on Computer Architecture (ISCA'08), pp. 139–150 (2008).

- [6] Tomic, S., Perfumo, C., Kulkami, C., Armejach, A., Cristal, A., Unsal, O., Harris, T. and Valero., M.: Eazyhtm, Eager-lazy Hardware Transactional Memory, Proc. 42nd Annual IEEE/ACM Int'l Symp. on Microarchitecture (MICRO-42), pp. 145–155 (2009).
- [7] Lupon, M., Magklis, G. and González, A.: A Dynamically Adaptable Hardware Transactional Memory, Proc. 43rd Annual IEEE/ACM Int'l Symp. on Microarchitecture (MICRO-43), pp. 27–38 (2010).
- [8] Yoo, R. M. and Lee, H.-H. S.: Adaptive Transaction Scheduling for Transactional Memory Systems, Proc. 20th Annual Symp. on Parallelism in Algorithms and Architectures (SPAA'08), pp. 169–178 (2008).
- [9] Blake, G., Dreslinski, R. G. and Mudge, T.: Bloom Filter Guided Transaction Scheduling, Proc. 17th Int'l Conf. on High-Performance Computer Architecture (HPCA-17), pp. 75–86 (2011).
- [10] Hirota, A., Mashita, K. and Tsumura, T.: A Concurrency Control in Hardware Transactional Memory Considering Execution Path Variation, Proc. 4th Int'l Symp. on Computing and Networking (CANDAR'16), pp. 77– 83 (2016).
- [11] Bobba, J., Moore, K. E., Volos, H., Yen, L., Hill, M. D., Swift, M. M. and Wood, D. A.: Performance Pathologies in Hardware Transactional Memory, *Proc. 34th Annual Int'l Symp. on Computer Architecture (ISCA'07)*, pp. 81–91 (2007).
- [12] 橋本高志良,井出源基,山田遼平,堀場匠一朗,津邑公暁: 共有変数に対する複合操作を排他実行するハードウェアト ランザクショナルメモリの高速化, 情処研報 (ARC200), Vol. 2014-ARC-208, No. 22, pp. 1–8 (2014).
- [13] Yamada, R., Hashimoto, K. and Tsumura, T.: Priority-Based Conflict Resolution for Hardware Transactional Memory, Proc. 2nd Int'l Workshop on Computer Systems and Architectures (CSA'14), IEEE, pp. 433–439 (online), DOI: 10.1109/CANDAR.2014.47 (2014).
- [14] Martin, M. M. K., Sorin, D. J., Beckmann, B. M., Marty, M. R., Xu, M., Alameldeen, A. R., Moore, K. E., Hill, M. D. and Wood., D. A.: Multifacet's General Execution-driven Multiprocessor Simulator (GEMS) Toolset, ACM SIGARCH Computer Architecture News, Vol. 33, No. 4, pp. 92–99 (2005).
- [15] Yen, L., Bobba, J., Marty, M. R., Moore, K. E., Volos, H., Hill, M. D., Swift, M. M. and Wood, D. A.: LogTM-SE: Decoupling Hardware Transactional Memory from Caches, Proc. 13th Annual Int'l Symp. on High Performance Computer Architecture (HPCA-13), pp. 261–272 (2007).
- [16] Magnusson, P. S., Christensson, M., Eskilson, J., Forsgren, D., Hållberg, G., Högberg, J., Larsson, F., Moestedt, A. and Werner, B.: Simics: A Full System Simulation Platform, *Computer*, Vol. 35, No. 2, pp. 50–58 (2002).
- [17] Alameldeen, A. R. and Wood, D. A.: Variability in Architectural Simulations of Multi-Threaded Workloads, *Proc. 9th Int'l Symp. on High-Performance Computer Architecture (HPCA'03)*, pp. 7–18 (2003).