Item type |
Trans(1) |
公開日 |
2007-08-15 |
タイトル |
|
|
タイトル |
Network-on-Chip における Fat H-Tree トポロジに関する研究 |
タイトル |
|
|
言語 |
en |
|
タイトル |
The Study of Fat H-tree Topology for Network-on-chips |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
ネットワーク(論文賞受賞) |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
journal article |
著者所属 |
|
|
|
慶應義塾大学大学院理工学研究科 |
著者所属 |
|
|
|
国立情報学研究所 |
著者所属 |
|
|
|
慶應義塾大学大学院理工学研究科 |
著者所属(英) |
|
|
|
en |
|
|
Graduate School of Science and Technology, Keio University |
著者所属(英) |
|
|
|
en |
|
|
National Institute of Informatics |
著者所属(英) |
|
|
|
en |
|
|
Graduate School of Science and Technology, Keio University |
著者名 |
松谷, 宏紀
鯉渕, 道紘
天野, 英晴
|
著者名(英) |
Hiroki, MATSUTANI
Michihiro, KOIBUCHI
Hideharu, AMANO
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
Fat H-Tree は Fat Tree の代替として提案されたツリー型トポロジであり、2 個の H-Tree からなるトーラス構造を内包している。本論文では、Fat H-Tree 向けのルーティングアルゴリズムを提案し、Fat H-Tree トポロジの性能およびハードウェア量を他のツリー型トポロジと比較する。さらに、3 次元構造を持った IC 向けに Fat H-Tree のレイアウト方法を提案し、Fat H-Tree の 2 次元および 3 次元レイアウトについて配線量と消費エネルギーを評価する。その結果、1) Fat H-Tree は同規模の Fat Tree よりも面積性能比が高い、2) Fat H-Tree の消費エネルギーは同 Fat Tree より小さい、3) Fat H-Tree に要する配線資源は同 Fat Tree より若干多いが、現状のプロセス技術においては十分に実装できる、4) Fat H-Tree の総配線長は本論文で提案した 3 次元レイアウトによって最大 49.8%削減できる、という点を確かめた。 |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
Fat H-Tree is a tree-based interconnection network providing a torus structure, which is formed by combining two folded H-Tree networks, and is an attractive alternative to treebased networks such as Fat Trees. In this paper, new routing algorithms are proposed for Fat H-Tree, and performance and network logic area of Fat H-Tree are compared with those of other trees-based networks. In addition, an efficient layout of Fat H-Tree is proposed for three-dimensional ICs, and the two- and three-dimensional layout of Fat H-Tree are evaluated in terms of required wire resources and energy consumption. The results show that 1) Fat H-Tree outperforms a same-scale Fat Tree in terms of cost and performance; 2) Fat H-Tree consumes less energy than the Fat Tree; 3) Fat H-Tree slightly increases wire resources compared with the Fat Tree, but the current process technology can provide sufficient wire resources for implementing Fat H-Tree based on-chip networks; 4) The three-dimensional layout of Fat H-Tree reduces its total wire length by up to 49.8%. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11833852 |
書誌情報 |
情報処理学会論文誌コンピューティングシステム(ACS)
巻 48,
号 SIG13(ACS19),
p. 178-191,
発行日 2007-08-15
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
1882-7829 |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |