| Item type |
SIG Technical Reports(1) |
| 公開日 |
2017-05-15 |
| タイトル |
|
|
タイトル |
ソフトエラー耐性と性能を考慮したCPUキャッシュﾒﾓﾘ多重化の評価手法に関する一考察 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Note on Evaluation Scheme for Redundant CPU Cache Considering Soft Error Resilience and Performance |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
マイクロアーキテクチャ |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
日本大学生産工学部 |
| 著者所属 |
|
|
|
日本大学生産工学部 |
| 著者所属(英) |
|
|
|
en |
|
|
College of Industrial Technology, Nihon University |
| 著者所属(英) |
|
|
|
en |
|
|
College of Industrial Technology, Nihon University |
| 著者名 |
川島, 直也
新井, 雅之
|
| 著者名(英) |
Naoya, Kawashima
Masayuki, Arai
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
近年，半導体技術の微細化に伴い，ソフトエラーによる LSI の信頼性の低下が問題となっている．特に，民生用デバイスを応用した安価な宇宙環境用システムにおいては， コスト，性能とのトレードオフを考盧しつつ，要求される信頼度を達成するための適切な冗長設計の導入が必要であると考えられる．本稿では，一定のコストの条件下における，このトレードオフを考慮した CPU キャッシュメモリ多重化手法の評価指標について検討する．まず，プロセッサシミュレータを用いて，あるプログラムを異なるキャッシュサイズに対して実行させた場合の実行サイクル数の差を測定する．この測定結果と，信頼度の簡単な解析結果に基づいて，信頼度を 1 桁改善させるために必要な性能劣化の度合いとしてシステム評価指標を算出する．2 重化から 8 重化を適用した場合のシステム評価指標の算出例を示す． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
Recently, with advancements on semiconductor technology, degradation of LSI reliability due to soft errors are becoming serious problem. Especially, in the field of space-based computing system based on inexpensive consumer devices, introduction of appropriate redundancy techniques is necessary in order to achieve a given level of reliability, while considering trade-offs between cost and performance. In this paper we discuss evaluation measure for CPU cache multiplexing schemes, considering such trade-offs under a given cost constraints. We first observe differences of execution cycles of a given program under various cache sizes, by using a processor simulator. Based on the observed results of execution cycles and calculated reliability for a given cache setup we derive the system evaluation index as the degree of performance degradation which is required to improve reliability with single order of magnitude. We show numerical examples for simple sorting program with 2 to 8 multiplexing. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 書誌情報 |
研究報告システム・アーキテクチャ（ARC）
巻 2017-ARC-226,
号 19,
p. 1-4,
発行日 2017-05-15
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-ARC17226019.pdf (444.2 kB)
