# 細粒度通信機構を持つ並列計算機 EM-X における 共有メモリプログラムの効率的実行

#### 坂 根 広 史<sup>†,††</sup> 本 多 弘 樹†† 己 場 敏 **嗣**†† 教†,††† 児 悦† 玉 祐 ш $\Box$ 壴

分散メモリ型並列計算機 EM-X は、グローバルポインタと細粒度通信によるリモートメモリアク セスを用いることにより、システム全体のメモリを分散共有メモリとして扱うことができる.共有メ モリプログラムの実行において高速な通信起動とマルチスレッド実行によるレイテンシ隠蔽の効果を 検証するため、ベンチマークプログラムを EM-X 上で実行した.マルチスレッドの効果は見られた が、共有メモリアクセスの頻度が高いプログラムでは台数効果が限定的であった.この主な原因はマ ルチスレッド実行におけるスレッド切替えのオーバヘッドであることが分かった.次に、スレッド切 替え抑制の観点から共有データのコピーをローカルメモリに置き、ソフトウェアにより一貫性を制御 する機構を実装して改善を試みた.その結果、高頻度の共有アクセスを行うプログラムに対して注意 深く最適化を施した場合に、マルチスレッドを併用したリモートメモリアクセスを用いる方式よりも 高い性能が得られた.共有メモリアプリケーションを効率的に実行するためには、両方式のトレード オフを考慮し、アプリケーションに応じて適切な選択を行うことが重要であることが分かった.

## Efficient Execution Technique of Shared Memory Programs on Distributed Memory Parallel Computer EM-X Using Fine Grain Communication Mechanism

HIROFUMI SAKANE,<sup>†,††</sup> HIROKI HONDA,<sup>††</sup> TOSHITSUGU YUBA,<sup>††</sup> YUETSU KODAMA<sup>†</sup> and YOSHINORI YAMAGUCHI<sup>†,†††</sup>

In this paper, we discuss efficient parallel execution of shared memory programs on a physically distributed memory multiprocessor EM-X. The EM-X provides shared memory abstraction with a global address space and a remote memory access mechanism. For this approach, multithreading efficiently hides the latency caused by fine-grain communication, while the thread switching overhead still remains. To reduce the thread switching overhead and exploit locality of shared data, we have implemented a coherent local copy mechanism by software. Performance analyses show that a highly optimized implementation for a frequently shared access program greatly improves the performance, in spite of additional software overhead. We show that the tradeoffs between these two approach provide a basis for the selection of a technique that is more appropriate for efficient executions of various applications on the EM-X.

1. はじめに

本論文は,分散メモリ型並列計算機 EM-X において 共有メモリプログラムを効率的に実行させることを目 的とし,リモートメモリアクセスを用いる方法と,共 有データのローカルコピーを用いる方法を比較する. その結果として,プログラムごとの特性に合った実行 方法の選択が高い性能を得るために重要であることを 示し,より優れたアーキテクチャの設計指針について 議論する.

分散メモリ型アーキテクチャはハードウェア構成の スケーラビリティに優れ,超並列計算機向きである. 一方,ソフトウェア開発の観点からは,その扱いやす さから共有メモリが望ましいとされ,これらを両立す る分散共有メモリ(DSM)の研究が活発に行われてい る.ほとんどのDSMシステムでは,データアクセスの 局所性を有効利用するめに共有データのコピーを必要

<sup>†</sup> 電子技術総合研究所情報アーキテクチャ部 Computer Science Division, Electrotechnical Laboratory

<sup>††</sup> 電気通信大学大学院情報システム学研究科 Graduate School of Information Systems, The University of Electro-Communications

<sup>+++</sup> 筑波大学 電子・情報工学系 Institute of Information Sciences and Electronic

Institute of Information Sciences and Electronics, University of Tsukuba

に応じて各プロセッサのローカルメモリに置き、それ らの一貫性を維持する方法をとる.専用ハードウェア やコプロセッサにより一貫性を維持するシステム<sup>1)~3)</sup> や、ソフトウェアによって制御する SDSM(Software DSM) $^{4)\sim9)$ はその実現例である.

一方我々は,将来の超並列計算機に適したプロセッ サアーキテクチャを視野に入れ,演算と通信を密に融 合させた分散メモリ型並列計算機 EM-X をテストベッ ドとして,高性能と汎用性を備えた並列システムの研 究を行っている<sup>10)</sup>. EM-X では明示的なメッセージ 通信だけでなく,共有メモリプログラミングが可能で ある.この共有メモリは,システム全体のメモリを単 ーのアドレス空間として扱うグローバルアドレスを 用いて,分散配置された共有データをリモートメモリ アクセスすることにより実現している.この方法では ローカルコピーを作らないため,共有メモリアクセス ごとに細粒度通信が発生する.一般に細粒度通信では, 通信起動時間と通信レイテンシがオーバヘッドとして 問題となるが, EM-X では, 前者は要素プロセッサ (PE)内に演算パイプラインと直結した通信機構を備 えることで大幅な削減に成功し,後者はマルチスレッ ドで隠蔽可能である<sup>11),12)</sup>.本論文では,このリモー トメモリアクセスによって共有メモリを提供する方式 を No Local Copy (NL)と表記する.

最初に,予備評価として NL に基づいた方法により 共有メモリプログラムを並列実行させ,性能を測定す る. 解析の結果, スレッド切替え時のオーバヘッドが大 きく性能を制限し,さらにそのオーバヘッドの主因は コンテクスト待避処理であることを明らかにする.こ のコンテクスト待避オーバヘッドを削減するアプロー チとしては,1)1回のコンテクスト待避にかかる時間 を短縮する方法と,2)リモートメモリアクセス回数 を減らしてスレッド切替えを抑制する方法が考えられ る.1) はレジスタセット数の増設やレジスタパーティ ショニング技法の研究<sup>13)</sup>等があるが,それぞれハー ドウェアコストの問題や実効レジスタ数の減少等の問 題がある.本論文では2)に焦点を当て,リモートメ モリアクセスを減らすために,一般的な DSM のよう に共有データのローカルコピーを用いる方法を導入す る.目的の共有データがローカルメモリ上にあるなら ば,スレッドを切り替える必要がない.期待される効 果はスレッド切替えオーバヘッドの回避だけでなく、 局所性の利用による通信量の削減も図ることができる. EM-X はキャッシュや MMU 等, コピーの生成や一貫 性制御をサポートするハードウェアを持たないため, 必要な機能はソフトウェアで実装する.この方式を本

論文では Coherent Local Copy (CL)と表記する CL では,ソフトウェアによる実装に起因する新たな オーバヘッドが加わるが,最適化を施したうえで NL のオーバヘッドより小さく抑えることができれば性能 向上が期待できる.また,CLの実装上の最適化技法 とその性能評価を考察することにより,将来のアーキ テクチャ設計の指針を得ることができる.

NL と CL の評価結果を比較すると, プログラムに よって性能の高い方式が異なることが分かる.これは, 共有メモリアクセスの種々のパターンに対する振舞い が両者で異なることを示し,プログラムの性質と性能 の関係を調べることにより,プログラムに応じた適切 な方式を選択することが可能となる.

本論文の構成は以下のとおりである.2章で EM-X の概要と NL の動作について述べ,3章で CL 機構の 実装方法について説明する.4章でベンチマークプロ グラムと実験方法について説明し,5章に実験結果を 示す.6章で考察と課題,および関連研究について述 ベ,7章で総括を述べる.

#### 2. 並列計算機 EM-X

電子技術総合研究所で開発された EM-X<sup>10)</sup>は,そ の要素プロセッサ(PE: EMC-Y)の内部に演算パイ プラインと直結した通信機構を持つことにより,デー タ駆動モデルに基づく命令スレッドの起動や細粒度通 信によるリモートメモリアクセスを効率良く実現して いる.EM-Xの主要な諸元と通信パラメータを表1に 示す.

EM-X の並列プログラミング環境としては EM-C<sup>14)</sup> が用意されている.ライブラリによるメッセージ通信 を提供するほか,共有メモリプログラミングやマルチ スレッド実行をサポートする.

2.1 リモートメモリアクセス

EM-X の通信パケットはアドレス部とデータ部の 2 ワードからなる固定長であり,リモートメモリアク セスやスレッドの起動を担う.アドレス部はシステム 全体の任意のメモリを一意に指定できるグローバルな アドレスを保持できるほか,パケットの機能を表すタ グを持つ.データ部には通常のデータのほか戻り先ア ドレス(continuation)を収めることができ,リモー トメモリアクセスの単純化と効率化に寄与している.

これは一般の DSM あるいは SDSM と多くの共通点を持つ方式 であるが,一方の NL も, distribute された shared memory のアクセスを通信命令で起動するという意味ではソフトウェアで 制御される広義の DSM といえる.混乱を避けるために,EM-X 上の実装を示す用語としては DSM の代わりに CL を用いる.

プロセッサ(PE)台数	80		
クロック周波数	$16\mathrm{MHz}$		
メモリ	1 Mwords/PE,		
	38 bits/word		
命令実行サイクル	1 CPI		
浮動小数点演算精度	32 bit (single)		
ローカルメモリレイテンシ	1 clock		
ネットワーク最大スループット	2 clocks/packet		
	$= 8 \mathrm{Mwords/sec/port}$		
リモート書込み発行サイクル	1 clock		
リモート読出し発行サイクル	2 clocks		
自 PE 内リモート読出しレイテンシ	9 clocks		
PE 間リモート読出しレイテンシ	20 clocks		

表1 EM-X の主な諸元と通信パラメータ Table 1 Machine and communication parameters of EM-X

リモートメモリアクセスパケットが到着した PE で は,実行中の命令を中断することなく,通信処理ハー ドウェアが直接メモリをアクセスする<sup>15)</sup>.

リモート書込み(SYSWR)の発行に要する時間は 1クロックで,リクエストを出したPEはすぐに次の処 理を進めることができる.リモート読出し(SYSRD) の発行には, continuation 生成を含めて2クロックか かる.パケットが到着した目的PEでは,データを持っ たパケットを continuation に向けて返送する.デー タが帰ってくるまでの時間は通信レイテンシとして観 測される.帰着したデータパケットは,サスペンドし ていたスレッドを直接起動する.

2.1.1 共有メモリプログラミング

EM-C コンパイラは, PE-ID とローカルアドレス の組合せによって,システム全体のメモリを単一の共 有メモリとして扱えるグローバルポインタをサポート しており,これによって共有メモリプログラムを実行 することができる<sup>11),14)</sup>.すべての共有メモリアクセ スはコンパイル時にリモートメモリアクセスのための パケット送出命令に変換され,実際に通信を発生する. この方法では共有データのローカルコピーは用いない (No Local Copy; NL).

2.1.2 マルチスレッド

EM-C コンパイラはマルチスレッド実行をサポート しており, PE 内で複数のスレッドを切り替えながら 実行することによりリモート読出しのレイテンシを 隠蔽可能である<sup>11),12)</sup>.ただしスレッド切替えには数 クロックの時間がかかり,オーバヘッドとして性能に 影響を及ぼす.スレッド切替えオーバヘッドのうち, ハードウェア上のオーバヘッドは1クロックであるの に対し,ソフトウェア上のオーバヘッドは一般にそれ 以上となる.そのうち特にコンテクスト待避にかかる 時間が大きな割合を占める.スレッド切替え時にはコ ンテクストを保持するレジスタをメモリへ待避する必 要があり,スレッド切替え箇所とセーブ・リストアが 必要なレジスタをコンパイラが静的に決定し,ストア 命令とロード命令を埋め込む.このストアとロードの 実行時間は待避レジスタ数が増えるに従い長くなり, スレッド切替えオーバヘッドを増加させてしまう.

スレッド切替えの要因は,関数呼出しと復帰,およ びリモート読出しである.共有メモリプログラムでは 一般にリモート読出しの回数が多いため,本論文にお けるオーバヘッド解析はリモート読出しに焦点を絞っ て行う.EM-Cコンパイラはマルチスレッド実行を前 提としているため,スレッドを1本しか用意しない場 合でも,これらの要因が発生するときには必ずいった んスレッドを中断するコードを生成する.

3. ローカルコピーを利用する共有メモリ

共有メモリアクセスが高頻度に行われるプログラム では,スレッド切替えオーバヘッドが実行性能に大き な影響を及ぼす.この問題を回避する手法として,共 有データのコピーを各プロセッサのローカルメモリに 置き,それらの間で一貫性を維持する機構を導入する (Coherent Local Copy; CL).CL は他の DSM シス テムと同様に,データアクセスの局所性を利用するも のであり,必要なデータがローカルメモリにコピーさ れていれば通信を行わずにローカルアクセスを行えば よい(図1).結果として共有アクセスごとのスレッド 切替えの必要がなくなり,通信の粗粒度化による効率 化や,通信量の削減等のメリットが得られる.

EM-X では仮想記憶機構やアクセス制御のハード ウェアサポートがないため,ミスチェックやミス時処 理をすべてソフトウェアで実現する必要があるが,こ れらは新たなオーバヘッドとなる.

3.1 基本構成

今回実装した EM-X の CL 機構は一般的な SDSM と多くの共通点を持つ.ただし,仮想アドレスは EM-X におけるハードウェアサポートがないことから導入 せず,その結果,論理共有アドレスは各 PE でそのま ま物理ローカルアドレスとなる.このことは次に述べ るようにデータサイズに関して厳しい制限をもたらす が,限定された条件のもとで,MMUを用いた仮想記 憶システムの近似的な評価手段とすることができる.

各 PE のローカルアドレス空間には全共有空間のコ ピー領域が割り当てられ,すべての PE が同じ共有ア

通信相手が自 PE である場合.

システム内の平均値.



- 図1 分散メモリアーキテクチャにおける共有メモリの実現方法:リ モートメモリアクセス(NL)vs.コヒーレントコピー(CL)
- Fig. 1 Shared memory on distributed memory processor: Remote Memory Access with multithreading (no local copy; NL) vs. coherent local copy (CL).

ドレスを同じローカルアドレス上にマップする.一般 の SDSM ではこれが仮想アドレス空間で行われ,実 際に使用する共有ブロックのみが物理メモリに置かれ るのに対し,本実装では物理アドレス空間を用いるた め共有メモリのサイズは物理メモリのサイズに制限さ れる.また,容量性ミスを扱わない実装となっている ため,容量性ミスが起きないような小規模のワーキン グセットを扱う必要がある.後述の性能評価実験で用 いるデータはその条件を満足すると仮定する.これに より, CL のオーバヘッドの議論はミスチェックオー バヘッドと共有ミス 時のプロトコルオーバヘッドに 焦点を絞ることができる.ただし実際に仮想記憶を用 いたシステムでは,容量性のミスは起きうるために適 切なブロック置換え処理が必要となるが,その手法や オーバヘッドの議論については本論文の範囲を超えて おり,別の機会に検討する.

SDSM では多様なメモリ・コンシステンシモデルと コンシステンシ維持プロトコルが研究されているが, ここでは単純化のため,Sequencial Consistency モデ ルとディレクトリベースの無効化プロトコルを用いる. 共有メモリ空間は一定サイズのブロックに分割され, すべてのブロックに固有のホーム PE が静的に割り 当てられる.ホーム PE は共有空間上のブロックの状 態を示すディレクトリを管理する.ディレクトリには ホームに最新コピーがあるかどうかのビット(dirty bit),オーナ(最新コピーを持つ PE)を示す ID,コ ピー保持者を示すフルマップのベクタを持つ.

3.2 共有ミス判定方法

共有ミスの検出には,多くの SDSM では MMUの page fault を利用するが, Shasta<sup>6)</sup>や UDSM<sup>7)</sup>のよう にソフトウェアで行う方法もある.EM-X では MMU がないため,ソフトウェアでミスチェックを行う必要 がある.そのために,該当ロード・ストア命令の前に 状態フラグを検査するための命令コードを挿入する. 挿入する命令の概要は以下のとおりである.

- (1) 該当ワードがあるブロックに対応する状態フラ グのポインタを計算
- (2) 状態フラグをロードして内容をテスト
- (3) ヒットならばオリジナルのメモリアクセス命令 を実行
- (4) ミスならばミス処理ルーチンへ分岐

今回は,将来コンパイラを改良することを念頭に置 いて,Cソースに対する手作業およびプリプロセッサ 処理と,コンパイル結果のアセンブリ言語出力に対す るポストプロセッサ処理により,半自動的にミスチェッ クのコードとミス時処理ルーチン呼出し命令コードを 挿入した.これらの命令コードは定常的なオーバヘッ ドの要因となるため,できるだけ少ない命令数となる ことが望ましいが,主にコンパイル結果のレジスタ割 当ての複雑さのために,現状では冗長な命令がいくつ か残っている.レジスタ割当てと命令配置に関する最 適化はコンパイラの改良が必要であり,そこまでの追 求は今回は行わなかった.ただし最内周ループが単純 なプログラムについては,コンパイラ実装を念頭に置 きながら,手作業によってこれらの最適化を施したプ ログラムも作成した.

3.3 状態管理方法

共有データの各コピーブロックの状態は,一般的な INVALID, SHARED, EXCLUSIVEの3状態とし, 各ブロックに対応づけられた状態フラグ領域に保持 する.

EMC-Yの演算レジスタとローカルメモリの各ワー ドには、データ駆動モデルに基づく待ち合わせ処理 のためのタグフィールドが含まれている.1ワードは 38 bit で、6 bit のタグフィールドと 32 bit のデータ フィールドからなる.本システムではこのタグフィール ドを共有ブロックの状態フラグとして用いる.EMC-Y のロード・ストア命令はこの38 bit を同時にアクセス でき、タグ操作命令によりタグフィールド内のデータ を用いた演算や制御が可能である.タグフィールドは、 該当メモリワード上でデータ駆動待ち合わせを行わな ければ、汎用目的で使用できる.タグフィールドをブ ロックの状態フラグとして用いれば、状態フラグテー ブルが不要になるだけでなく、処理の効率化も可能で ある.

状態フラグ領域の実現方法は,ミス判定とミス処理

有効なローカルコピーがないために起きるミス.

時の状態変更の効率に大きく影響する.その様子を調 べるため,次の3通り(+最適化1通り)の方法を用 意する.

- State on Table(ST) 各ブロックの状態を表すテ ーブルを配列で確保する.タグフィールドは用い ない.該当エントリへのアクセスのためにはテー ブルのベースアドレスとオフセットを所望データ のポインタから計算する必要がある.状態フラ グのアクセスに時間がかかるが,汎用的な実装で ある.
- State on Block(SB) 各ブロックの先頭ワードの タグフィールドに状態フラグを格納する.状態フ ラグ位置へのポインタは,マスク演算により所望 データのポインタをブロックサイズ単位の配置に 合わせるだけで求まる.状態フラグのアクセスお よび状態の変更は比較的高速に行える.
- State on Word(SW) ブロック上のすべてのワー ドのタグフィールドに同一の状態フラグを格納す る.状態フラグを検査する位置は所望データのポ インタそのものを用いればよく,ポインタの再計 算は不要である.ただし,状態を変更する場合は ブロック内の状態フラグをすべて変更する必要が ある.判定のための状態フラグアクセスは高速に 行えるが,状態の変更には時間がかかる.
- State on Word Optimized(SWO) プリ・ポ ストプロセッサを用いた命令コード挿入から一歩 踏み込んで,SWに対してさらに手作業による最 適化を施す.これは,現在のコンパイラとの連携 が不十分であることにより残っている冗長な命令 を取り除くもので,一般的なコンパイラが持つ最 適化能力を逸脱しないよう留意して行う.今回は 手作業のため,比較的単純なループへの適用に向 く.逐次コードに対する命令増加は,ロード命令 では+2命令,ストア命令では+4命令となる.

3.4 コンシステンシ維持プロトコル処理

共有アクセスのミスを検出した後の処理は, ライブ ラリとして提供されるプロトコル処理ルーチンが担う. PE間のリクエスト発行や共有ブロックの転送は, リ モート関数呼出しとライブラリのリモートブロック転 送ルーチンを用い,メッセージ通信方式で行われる. 使用しているコンシステンシモデルならびにプロトコ ルの実装については,ともに普遍的な方式であること から詳細な説明は省略する.

4. ベンチマークプログラムの実装

本章では,性能評価実験に用いる共有メモリプログ

ラムの実装について,リモートメモリアクセスを用い る方法(NL)とローカルコピーを用いる方法(CL) をそれぞれ説明する.

SPLASH2 ベンチマークセットの中から評価に用い る共有メモリプログラムとして,次の3つのプログラ ムを選んだ.

- LU(contig): ブロック化した密行列LU分解の 計算を行う.ブロック内データはメモリ上で連続 配置される.
- FFT: 1 次元 FFT を,局所計算と行列転置を交 互に計6ステップ行うことで計算する.
- BARNES: 粒子の相互作用の計算を Barnes-Hut の Tree アルゴリズムにより行う.

SPLASH2 のプログラムは,種々のアーキテクチャ や処理系へ実装することを考慮して,同期や共有メモ リ割当て等の並列プリミティブが PARMACS という マクロで記述されている.また,物理的な分散メモリ を持つマシンに実装しやすいように,共有空間のマッ ピングを実装者に任せている.各オリジナルソースプ ログラムにはアクセスの局所性を高めるためにマッピ ングの簡単なガイドラインが示してあり, EM-X での 実装もそれに従った . SPLASH2 のメモリモデルは共 有領域とローカル領域に分かれている.G\_MALLOC マクロで動的に確保される領域が共有領域となり,静 的に宣言された領域はローカル領域となる.このこと に留意して,明らかなローカル作業用等,共有メモリ である必要のないものをローカルアクセスに置き換え たうえで,プログラム上の通信主体の変更や解法アル ゴリズムの変更等は行わないこととした.

4.1 逐次実装(SEQ)

SPLASH2では、逐次プログラムを得るために並列 化記述を隠す Null Macro が用意されている.それを オリジナルプログラムに適用した後、浮動小数点演算 精度を単精度とする等 EM-X 向けの変更を施したも のを、逐次バージョン(SEQ)とする.SEQは、並 列化や通信のためのコードをいっさい含まない.

4.2 NLによる共有メモリアクセス

NLによる並列プログラムでは,共有アクセスのた めに,リモートメモリアクセスのパケットを発行する 命令が生成される.リモート読出し(共有読出し)の 際にはスレッドを中断し,さらにレジスタを待避・復帰 する命令が生成される.以下に示すように,単一のス レッドを用いた基本実装(Base; BS)と,レイテンシ 隠蔽を目的としたマルチスレッド実装(Multithread; MT)を用意する.

並列プログラムの基本実装(BS) BSでは,コンパ

イラにおける指示文の使用を念頭に置いて,次の ような手順で実装した.

- G\_MALLOC マクロで確保される領域は原 則としてすべて共有メモリとして扱う.すな わちその領域のアクセスはすべて通信をとも なう.
- ただし G\_MALLOC でローカル作業用配列 を確保している部分はローカルメモリとして 確保する.
- 共有変数へのアクセスを, EM-Cのグローバ ルポインタを用いたアクセスに変更する.
- EM-X 固有の同期プリミティブ等は PAR-MACS マクロに埋め込む.
- プログラムの初期化から終了時にわたって不 変な少数のグローバル定数(基本パラメータ 等)を保持する変数は,初期化時に各 PE へ 値を放送し,その後は各 PE でローカルアク セスを行う.
- 共有メモリ空間と物理空間のマッピングを決め、グローバルポインタは配列インデクスから求めるか、変換テーブルを参照する.同一 PE内であることが明らかな場合は通常のポインタ計算を適用する.
- ・ 浮動小数点演算精度はハードウェアを利用するため単精度とする。
- マルチスレッド実装(MT) MTは,BSをもとにマ ルチスレッド化を施したものである.マルチスレッ ド化はループ分割により行う.すなわち,隣り合 うイテレーションを別のスレッドに巡回的に割り 当てる.その際,スレッド生成・同期オーバヘッ ドを抑えるために,スレッドの片寄りが起きない 程度になるべく外側のループに適用する.マルチ スレッド化可能な部分は,同一PE内のスレッド どうしで冗長な処理をしないよう大局的に手作業 で判断する.また,必要に応じて作業用変数をス レッドごとに局所化する.
  - 4.3 CL による共有メモリアクセス

CLによる並列プログラムも,原則として BS で示し た手順で実装される.ただし,共有アクセスはグロー バルポインタではなく,共有空間用のポインタを用い る.共有アクセスのたびにコピーの共有状態がチェッ クされ,ヒットすれば通常のロード・ストア命令が実 行される.ミスすればコンシステンシ維持プロトコル 処理ルーチンが呼ばれる.

3 章で述べたように, CL の実装は原則としてコン パイルの前後にプリプロセッサとポストプロセッサを 適用することにより半自動的に行った.今回作成した CL 実装支援プリプロセッサは,単純なポインタ操作 と比較的規則的な配列計算にのみ対応しているため, 3 つの SPLASH2 プログラムの中では,LUとFFT についてのみ適用し,FFTはST/SB/SWの3種類, LU はそれにSWOを加えた4種類の実装を用いた. BARNES はプログラム構造とデータ構造が複雑で, プリプロセッサでの対応は限界があったため今回 CL は適用していない.今後適用範囲を広げ,より最適化 をおし進めるためには,コンパイラの構文解析能力や 最適化能力との連携が課題となる.

実装手法としては,さらに,ミス時にスレッドを切 り替えるマルチスレッド実行を組み合わせることも考 えられるが,今回の評価では CLの効果を切り分けて 評価するために,マルチスレッドの併用は実施してい ない.

4.4 SPLASH2プログラム

次に,各SPLASH2プログラムの実装の詳細につい て説明する.

- LU データサイズは 512 × 512 とする. LUではブロックサイクリック状に PE を使用す るため,データ分散もそれに従い BS を実装した. MT については,互いに依存性のない最内ループ の外側のループを分割しスレッドに割り当てた. プログラムを注意して見ると,データブロックの 更新はそのブロックが割り当てられた PE(ホー ム PE)だけが行うように作られており,PEご との局所参照性があることが分かる.CLではこ の局所参照性が自然な形で利用される.最内ルー プが比較的単純であるため,SWO の実装が可能 である.
- FFT データサイズは 65536 点とする.
  - FFTでは1次元データを2次元配列として扱う. 行ブロック単位でPE内計算を行うため,データ 分散も行ブロックとしてBSを実装した.ブロッ ク割当ては非巡回である.6ステップのうち3つ はローカル計算ステップであり,部分FFT計算 とそこで発生するデータアクセスはすべてブロッ ク単位でホームPEにより行われる.通信は残り の3ステップの行列転置で発生する.その通信は 規則的で,更新はホームが行い参照はホーム以外 が行う.MTにおいては,計算ステップのブロッ ク内処理を行単位でスレッドに割り当て,転置ス テップでは転送単位である正方小ブロック内の列 単位で割り当てた.CLでは,共有アクセスを行 うループボディが大きくやや複雑であったため,

SWO は適用できなかった.

BARNES データサイズは 2048 粒子とする. BARNESは、複数パラメータを持つデータ要素 を主に8進木構造で動的に管理するため,複雑な データ構造とアクセスパターンを持つ.主要デー タ構造のうち, leaf と cell データは各 PE に割 り付けられる.body(=particle,粒子データ本 体)は計算主体の定まらない共有データであるが, BS および MT では leaf や cell と同様に初期化時 に各 PE に均等に割り付けた.計算は主に木の生 成,相互作用の計算,座標計算等のステップで進 み,その中では相互作用の計算が最も計算量が多 い. 各データ構造の計算主体はホーム PE 以外に 広く分散するため,通信パターンは不規則である. MT では相互作用計算のステップにマルチスレッ ドを適用した、相互作用計算を開始するときに複 数スレッドを生成し,粒子インデクスでスレッド を振り分けた.

#### 5. 実験結果

本章では各ベンチマークプログラムの実行結果を示し,その解析を行う.明記していない実行パラメータは SPLASH2 のデフォルト値を使用した.

5.1 NL による共有アクセス

NL による LU, FFT, BARNES の実行時間を, それぞれ図 2~図 4 に示す.それぞれの図では SEQ/BS/MT をグループ分けし, BS と MT は PE 数を1から 64 まで変化させた場合の結果が示してあ る.BS と MT の 1PE の場合にはオーバヘッドの内訳 が併記してあり,実行時間の左側のバーがオーバヘッ ドを示す.MT のスレッド数は一律に 1PE あたり 4 とした.これは,現在の EM-X の構成と,今回使用 したプログラムにおいて,レイテンシを十分隠蔽でき るスレッド数である.

図 2 の LU の測定時間 (Measured Time) におい て, Exec は実際の計算時間である.Barrier Wait は バリア同期による待ち時間であり,各 PE がバリア待 ちに入ってから残りの全 PE がバリアに到達するまで の時間の PE ごとの累計の平均値である.図 3 の FFT の測定時間において,Calculation は各 PE の受持ち 領域の計算時間,Transpose は行列転置の時間である. 図 4 の BARNES の測定時間において,ForceCalc は 相互作用の計算時間,TreeBuild は 8 進木の生成時 間,Partition+Rest は粒子ポインタの分散と座標計 算である.なお,BARNES のデフォルトサイズであ る 16384 particles は 1PE のメモリに収まらなかった









ため, 2048 particles で実行した.

オーバヘッド内訳の意味は次のとおりである.Seq Exec. はアプリケーションを実行するのに本質的に必 要な演算処理の時間であり,SEQの実行時間に相当す る.Parallelizing OHは,プログラムを並列化した 結果増加した同期やリモートスレッド生成等にかかる 時間である.Thread-SW.OHは,共有アクセスごとの スレッド切替え処理の時間である.Latencyはリモー トメモリアクセスにともなう通信レイテンシである.

SEQ の実行時間を1とした LU, FFT, BARNES の台数効果を,それぞれ図5~図7に示す.これらの うち LU と FFT では,比較のため CL の結果もあわ せて表示してある.台数効果のグラフで PRAM と表記 されている曲線は,文献16)から引用した PRAM モ デルにおける性能である.PRAM モデルで得られる 性能は,通信オーバヘッドを排除した問題固有の性能 上限を与える.BARNESの PRAM 性能については 文献16)の条件が16384 particles のものであるため, 比較を行う場合はその違いに注意する必要がある.

5.2 CL による共有アクセス

CLによるLUとFFTの実行時間を,それぞれ図8, 図9に示す.各図では,ST/SB/SW/SBO(LUのみ) をグループ分けし,それぞれについてPE数を1から 64まで変化させて測定した結果を示してある.時間の 絶対値を折れ線グラフで示し,実行時間に占めるオー バヘッドの割合を100%に対する帯グラフで表してあ る.プロックサイズはすべての場合で256 Bytesとし た.他のパラメータは NLの場合と同一である.

オーバヘッド内訳を示すグラフの中で, exec は有 効な計算時間, check はミスチェックにかかる時間, protocol はミス時のコンシステンシ維持プロトコル の処理時間である.オーバヘッドの算出は,プロトコ ル処理時間を0と仮定したプログラムと,ミスチェッ ク時間を0と仮定したプログラムを用いて,実行時間 を差引きすることによって得た.これは実行結果は正 しくならないが,LUとFFT については実行順序が データに依存せず保存されるため可能な方法である.

CLの台数効果は,NLとあわせて図5,図6に示してある.CLの場合,それぞれプログラムで最も高い性能が得られた状態フラグ実装方法を選んで表示してある.

5.3 解 析

本節では,得られた実験結果の解析を行う.

5.3.1 NL 方式の性能

図2,図3によると,LUおよびFFTの1PE時の 実行時間がBS,MTともSEQより大幅に増加して



図5 台数効果(LU-NL,LU-CL: 512×512 matrix) Fig.5 Speedup (LU-NL,LU-CL: 512×512 matrix).



図 6 台数効果(FFT-NL,FFT-CL:65536 points) Fig.6 Speedup (FFT-NL,FFT-CL:65536 points).







図8 美行時間とオーハヘッドの内訳(LU-CL:512×512 matrix)





図 9 実行時間とオーバヘッドの内訳(FFT-CL:65536 points) Fig. 9 Execution time and overhead breakdown (FFT-CL:65536 points).

いる.BSは細粒度通信のレイテンシとスレッド切替 えオーバヘッドの影響が直接現れていることにより, LUでは224%,FFTでは156%の増加となっている. MTはそのうちレイテンシを隠蔽することによって性 能が改善されているが,スレッド切替えオーバヘッド が残っており,LUとFFTのオーバヘッドはそれぞ れ115%と94%となっている.

図5,図6によると,PE台数を増やしても,逐次 実行に対するこれらのオーバヘッドが性能向上を抑制 していることが分かる.これらの台数効果は,PRAM が示す上限からスレッド切替えオーバヘッドを差し引 いたものを表していると考えられる.

なお LU の PRAM が示す性能上限が高くない理由は,バリアにおける待ち時間である.これは行列計算

のブロック化にともなう負荷のアンバランスに起因し, オリジナルのアルゴリズムが本質的に持つ性質である.

図4 および図7の BARNESの結果を見ると,オー バヘッドは比較的小さい.これは,スレッド切替えを 引き起こす共有メモリアクセスの頻度が少ないプロ グラムであるからである.台数効果は大きく,LUや FFTに比べ,PRAMが示す性能に迫っている.MT の64 台時にはSEQの46 倍の性能に達した.データ サイズが小さくなると一般には負荷バランスが悪化す るため,実験の条件は図に引用したPRAMの場合よ リ悪く,実際の理想性能はより近くにあると考えられ る.通信頻度が少ないことからMTの効果は小さい. 5.3.2 NL 方式のオーバヘッド

並列実行時の細粒度通信オーバヘッドの正確な解析 は、クリティカルパスが特定できないため困難である. そこで,まず 1PE 時のオーバヘッド解析を測定結果 を用いて行う.

BS および MT における共有メモリアクセスは,1PE での実行においてもすべて通信を発生する.結果的に 自 PE 内の通信となるためそのレイテンシは短く,MT ではマルチスレッドによりレイテンシのほとんどの部 分を隠蔽できるとする .BSと MT の実行結果の差は この隠蔽されたレイテンシに相当する.スレッド制御 やグローバルポインタ操作等,並列実行制御にかかる 時間を別途測定して MT から差し引き,さらに SEQ との差をとると,残るのは共有アクセスに起因するス レッド切替えオーバヘッドである.実際には並列実行 制御時間は小さく,MT と SEQ の差のうちスレッド 切替えオーバヘッドがほとんどを占める.図2,図3 に示したオーバヘッド内訳は上述のようにして得た.

1PEでは,MTによるレイテンシ隠蔽効果をスレッド切替えオーバヘッドが相殺しているが,2PE以上ではリモート読出し1回あたりのレイテンシがより長くなるため,それを隠蔽することによるMTの効果が高まることは定性的に明らかである.

さらに,LUでは最内周ループが単純であることか ら命令実行の局所的な解析を行い,1イテレーション あたりのスレッド切替えオーバヘッドの内訳を調べた. 1イテレーションには2回の共有読出しと1回の共 有書込みが含まれており,スレッドの中断は2回発生 する.図10に示した解析結果によれば,1イテレー ションあたりのオーバヘッド13クロック中9クロッ クがコンテクスト待避・復帰に費やされている.残り はハードウェア上のオーバヘッドと continuation 生

実際には 2PE 以上でも十分隠蔽できる.



図 10 LUの最内周ループのスレッド切替えオーバヘッド Fig. 10 Thread switching overhead of the most inner loop of LU with NL.

成である.なお,増加クロックサイクル数とループ実 行回数からスレッド切替えオーバヘッドの合計を計算 し,1PEにおける測定結果からの算出値とほぼ一致 することを確認している.このようにスレッド切替え オーバヘッドの中では,コンテクスト待避の割合が大 きい.FFTのようにループ中で使用される変数の数 が増えると,さらに大きくなる.

5.3.3 CL 方式の性能

CL による LU の実行結果において,状態フラグの 実装方法を比較すると,共有ブロック上の該当ワード に状態フラグを置いた SW が高い性能を示した . 特に 最適化を施した SWO は NLの MT より高い性能とな り,64PE時でMTがSEQの13.8倍であるのに対し、 SWOは18.2倍となり,約32%の性能向上となった. これは,ソフトウェアオーバヘッドが十分低く抑えら れているとともに, ローカルコピーの有効利用が成功 していることを示している.LUの最内周ループの定 常的なオーバヘッドを比較すると , SWO では , 1 イ テレーション9命令の逐次コードに対して8命令(8 clocks)の追加となっており,図10におけるNLの オーバヘッド: 13 clocks より小さい. 言い換えれば, スレッド切替えオーバヘッド削減効果がソフトウェア オーバヘッド増加分を上回っていることを示している. LUでSWが良い性能を示す理由は、ミスが少ないた め,ミス処理に時間がかかってもミスチェックの効率 が高い方が有利であるからである.

一方 FFT では, 1PE では SW が良いが, 64PE 時 にはブロックの先頭に状態フラグを置いた SB の方 が良い.これは, FFT ではミスと無効化処理が多く, PE が増えるに従い状態フラグの変更の効率が良い方

表2 ミス回数(64PE時,1PEあたり平均値) Table 2 Miss Counts (for 64PEs, average number of misses per processor).

	Read-miss	Write-miss	Invalidation	unit
LU-CL	451.5	63.0	63.0	counts
ST	79.4	11.1	11.1	
SB	132.4	18.5	18.5	
SW	155.9	21.8	21.8	counts/sec
SWO	238.5	33.3	33.3	
FFT-CL	752.1	96.0	531.6	counts
ST	2493	318.2	1762	
SB	3299	421.1	2332	counts/sec
SW	1986	253.5	1404	

が有利となるからである.ページベース DSM の場合 の FFT では,転置ステップにおけるキャッシュ無効 化の悪影響が非常に大きいといわれており,今回の結 果で NLより大幅に性能が低いのはそれと同じ理由で ある.

LU, FFT とも, 状態フラグテーブルを用いる ST 方式はミスチェックのオーバヘッドが大きく, 性能は 良くない.

図8と図9において,有効な命令実行時間(exec) に対する相対的なオーバヘッドの大きさを観察すると, ミスチェック(check)の割合はLUとFFTで大きな 違いはないが,プロトコル処理部(protocol)はLU に比べてFFTが大きいことが分かる.また,FFTで はPE数が増えると,このプロトコルオーバヘッドの 割合が増大している.ミスと無効化がこの直接的な原 因である.プロトコルオーバヘッドは,リモート関数 呼出し,リモートブロック転送,ブロックの状態変更, 無効化情報のマルチキャスト等にかかる時間を含む. プロトコル処理のためにメッセージが数回往復するが, この部分のマルチスレッド化は行われていないため, オーバヘッドにはそのレイテンシも含まれる.

5.3.4 CL 方式におけるミス回数

表2にLU-CL, FFT-CLの64PE実行時のミス回数について, PEあたりの平均値を示す.各プログラムごとに,状態フラグ実装方法間ではミス回数は同じであるが,実行時間の違いから結果的に単位時間あたりのミス回数が状態フラグ実装方法間で異っている.単位時間あたりの回数を求めるのは,プログラム間で比較するためである.

全体的に FFT は無効化頻度(Invalidation), ミス 頻度ともに LUより多く,性能低下の理由となること が分かる.一方,LUはミス,無効化とも少なく,局 所性とコヒーレント性を利用するシステムで高い性能 が得られる性質を持っているといえる.

	PE内		PE 間	
	count	throughput	count	throughput
	(words)	(words/sec)	(words)	$({\rm words/sec})$
LU-NL				
BS	$1490\mathrm{k}$	$379\mathrm{k}$	$652\mathrm{k}$	$166 \mathrm{k}$
MT	$1490\mathrm{k}$	$596 \mathrm{k}$	$652\mathrm{k}$	$261 \mathrm{k}$
LU-CL				
$\mathbf{ST}$			$7.2\mathrm{k}$	$1.3\mathrm{k}$
$^{\mathrm{SB}}$			$7.2\mathrm{k}$	$2.1\mathrm{k}$
$_{\rm SW}$			$7.2\mathrm{k}$	$2.5\mathrm{k}$
SWO			$7.2\mathrm{k}$	$3.8\mathrm{k}$
FFT-NL				
BS	$85.6 \mathrm{k}$	$893  \mathrm{k}$	$6.1\mathrm{k}$	$63.1\mathrm{k}$
MT	$85.6 \mathrm{k}$	$1181\mathrm{k}$	$6.1\mathrm{k}$	$83.4\mathrm{k}$
FFT-CL				
$\mathbf{ST}$			$48.1\mathrm{k}$	$160 \mathrm{k}$
$^{\mathrm{SB}}$			$48.1\mathrm{k}$	$211\mathrm{k}$
$_{\rm SW}$			$48.1\mathrm{k}$	$127 \mathrm{k}$
BANES-NL				
BS	$8.2\mathrm{k}$	$13.4\mathrm{k}$	$78.8\mathrm{k}$	$129 \mathrm{k}$
MT	$8.2\mathrm{k}$	$13.6\mathrm{k}$	$78.8\mathrm{k}$	$131 \mathrm{k}$

表3 通信量(64PE時,1PEあたり平均ワード数) Table 3 Traffic (for 64PEs, average number of words per processer).

#### 5.3.5 通信量

LU-NL/CL,FFT-NL/CL,BARNES-NLの64PE 実行時の共有メモリアクセスを計数し,通信量として 表3にPEあたりの平均値を示した.共有メモリア クセス回数を各プログラムの実行時間で正規化した throughputで比較する.

NLでは,共有メモリアクセスに起因する通信量を PE内とPE間に分けて示してある.一方CLでは, ミスに起因するPE間通信量を示してある.PE内で はミスに起因するデータ転送は発生しないため表示し ていない.

NLの PE 内と PE 間の通信量の合計は,スレッド 切替え1回あたりのオーバヘッドが性能に与える影響 の大きさを左右する.BARNES は比較的通信量が少 なく,オーバヘッドは大きな問題とならない.

LU,FFTでは、ともにPE内通信が多く、PEご との局所性が高いことが分かる.LU-CLはこの局所 性を利用することにより、通信量が大幅に削減されて いることが分かる.FFT-CLでは逆にPE間通信量が 増えているが、これは無効化が多く発生し、結果とし てミスが多発することが原因である.

### 6.考察

EM-X のリモートメモリアクセスを用いた実行 (NL)では,それぞれのプログラムにおいてプロセッ サ数の増加に応じて一定の性能向上が得られている. これは,実験に用いたプログラムのアクセスパターン ではネットワークのバンド幅に余裕があり, PE 台数 の増加にともなうオーバヘッド増加がほとんどないた めである.また,マルチスレッド実行(MT)はマル チスレッド実行しない場合(BS)に比べて一定の性 能向上を与えており,レイテンシ削減効果を示してい る.性能上限からの比較では,BARNES が最も性能 が良く,続いてFFT,最も悪いのはLUである.こ れは,共有アクセスの頻度,すなわちスレッド切替え オーバヘッドが直接影響している.

スレッド切替えオーバヘッドの除去を目的とした CL の効果は,共有アクセス頻度の高いプログラムである ほど有効であると考えられるが,そのほかにアクセス パターンの局所性と無効化頻度も重要である.LUと FFT はともに高頻度アクセスと高い局所性を持つが, LUでは 無効化が少ないために CL が有効であったの に対し, FFT では行列転置にともなって頻発する無効 化のために CL の性能が低く, NL が適していた.今 回,手作業による最適化は LU のみに適用されたが, FFT に適用できたとしても,無効化によるプロトコ ルオーバヘッドが大きいため性能改善効果は小さいと 考えられる . BARNES に対する CL の効果は検証で きなかったが,細粒度のコンシステンシ管理を行える Shasta の研究では比較的良好な性能を示しているた め, EM-X においても細粒度アクセス制御の実験を行 い,局所性の有効利用が性能向上をもたらすかどうか の検証を今後行う必要がある.

ソフトウェアによる CL の実装は,その実装オーバ ヘッドが大きな問題である.特にミスチェックは定常 的なオーバヘッドの要因となるが,今回,EM-Xの タグ付きメモリを利用して,部分的に手作業で状態フ ラグ操作の最適化を行うことによってオーバヘッドの 大幅な削減に成功した.今後これをコンパイラに組み 込むことにより,汎用性を高めるとともに,冗長なミ スチェックの削減等,より進んだ最適化手法の追求が 可能となる.ハードウェアの観点からは,タグフィー ルドの利用が効果をあげたことから,そのようなミス チェックをサポートする機構が有効であると考えられ, より効果的なサポート機構について今後検討したい.

プロトコル処理部の最適化は,ミス頻度の高い場合 に特に重要となるが,今回の評価に用いた実装ではい まだに多くの最適化の余地がある.例えばプロトコル メッセージに関しては,メッセージオーバヘッドその ものは EM-X の細粒度通信機構の利用により大きな 問題ではないが,マルチスレッド化を施していないた め,リクエスト先の処理に時間がかかるとレイテンシ を増長させる原因となる.そのほか,今後効率の良い マルチキャスト方式や , 種々のプロトコル等を追求し ていく必要がある .

本論文の評価では,NLとCLが相補的に並列処理の 効果を示した.これは,問題の性質に応じて細粒度ア クセスが有効に働く場合と,逆にそのオーバヘッドが 問題となって局所性利用の方が有利に働く場合がある からである.後者は一般的な DSM でも示される性質 であるが,前者はEM-Xの演算と通信を融合したアー キテクチャの効果であると考えられる.しかしながら EM-X におけるこの性質は,メモリアクセスおよび通 信が演算と同程度のスループットで動作し、それらの レイテンシが非常に小さいことにも大きく依存してい る.近年の高クロック周波数を前提とした回路技術を 用いた場合には、メモリアクセスと通信性能は相対的 に低くなると考えられ,アーキテクチャのパラメータ を見直す必要がでてくる.そのため,今後 EM-X の アーキテクチャ研究にもそのような前提を導入し,そ のうえで有効な共有メモリアクセス技術の研究を進め ていく予定である.

6.1 関連研究

EM-X の CL は仮想記憶を用いない実装であるた め,非常に小さな規模の問題でしか性能評価が行えな かった.これに対し,これまで研究されてきた SDSM システムの多くは,仮想記憶機構を利用したものであ る.IVY<sup>4)</sup>や TreadMarks<sup>5)</sup>等は,ワークステーショ ンクラスタの各ノードにおいて MMU の page fault でアクセスミスを検出し,ページ単位のコンシステン シ制御を行っている.TreadMarks では LRC (Lazy Release Consistency)モデルを Multiple Writer プ ロトコルにより実装し,false sharingの影響を低減し ている.しかしながら,メッセージ通信のオーバヘッ ドが大きいため性能向上は限定的である.

CASHMERe<sup>17)</sup>, Shasta<sup>6)</sup>, SCASH<sup>9)</sup>は,メモリ マップされた通信インタフェースのリモートメモリ書 込み機能を利用しており,高い性能を実現している. EM-X のようにリモート読出し機能が利用できるよう になれば,より性能が向上することが期待できる.

Shasta<sup>6)</sup>や UDSM<sup>7)</sup>は,各ノードのローカル仮想 記憶空間の中に共有領域を設定しているが,ミスチェッ クは MMU に頼らず,ソフトウェアで行っている.高 度な最適化により,ソフトウェアオーバヘッドを効果 的に削減しているうえ,ソフトウェア使用の利点であ る柔軟性を積極的に利用している.EM-X における CL 方式は,ソフトウェアによるミスチェックという 点でこれらに近いが,より進んだ最適化の研究は未着 手であり今後の課題である. EM-X における CLの実装では,メモリのタグフィー ルドを利用することでミスチェックのオーバヘッドを 削減した.このようにデータワードのほかに付加ビッ トを利用するシステムとして,メモリモジュールの ECC bit を利用した Blizzard-E<sup>18)</sup>等がある.タグメ モリのアプローチに汎用部品を利用できることを示す 例として興味深い.

上にあげた SDSM システムは, すべてローカルコ ピーの一貫性を維持することによって実現されるもの である.それに対し, EM-X は同様の方式である CL だけでなく, リモートメモリアクセスを用いる NL に よっても共有メモリプログラムを効率良く実行するこ とができ, 効率的実行の可能性を高めている.

このほか,山本ら<sup>19)</sup>は,明示的な通信コードの挿入 により SPLASH2の各プログラムをメッセージ通信用 に変更している.本論文では行わなかった通信主体の 変更によって,多くのプログラムにおいて高い性能を 得ているが,不規則アクセスを生じる BARNES では 成功していない.

Mowry<sup>13)</sup>らは共有メモリモデルでのソフトウェア 制御マルチスレッドの性能を報告している.キャッシュ ミスの際にソフトウェアでスレッドを切り替えること によりレイテンシを隠蔽している.EM-X と同様に コンテクスト待避のための明示的なセーブ・リストア によるオーバヘッドが問題であるとしているが,低コ ストな削減テクニックとしてレジスタ分割(register partitioning)を試みており興味深い.ただしスレッ ドあたりのレジスタ数が減るため,性能が向上する例 は一部である.また,4プロセッサまでの評価となっ ており,より多数のプロセッサでの性能は不明である.

7. ま と め

種々の共有メモリプログラムを分散メモリ型アーキ テクチャで効率良く実行することを目的とし、細粒 度通信機構を持つ EM-X を用いて細粒度のリモート メモリアクセスを用いる No Local Copy(NL)方式 と、ローカルコピーを利用する Coherent Local Copy (CL)方式を、ベンチマークプログラムの実行によっ て比較した。

EM-X における基本的な共有メモリ実現方式である NLでは、マルチスレッドによるレイテンシ隠蔽効果を 確認したが、性能向上を大きく阻んでいる原因として、 スレッド切替えオーバヘッドが問題であることを示し た.スレッド切替え抑制によるオーバヘッド削減と、 データアクセス局所性の利用を目的とし、EM-X上で 共有データのローカルコピーを管理する CL 機構をソ フトウェアにより実装した . SPLASH2 プログラムを 用いた評価において, LU では CL が NL を 32%上回 る性能を示す一方, FFT では 68%下回った.

EM-X のアーキテクチャでは,NL と CL の間のト レードオフがアクセス頻度,データアクセス局所性, 無効化頻度等によって決まる.あらかじめアプリケー ションごとにこれらの性質を把握しておくことにより, 適切な手法の選択が可能となり,種々のアプリケーショ ンで効率的な実行が可能となることが分かった.

謝辞 本研究を遂行するにあたり,ご指導,ご討論 いただいた電子技術総合研究所・大蒔和仁情報アーキ テクチャ部長ならびに同僚諸氏,電気通信大学大学院 情報システム学研究科並列処理学講座の皆様,有益な コメントをいただいた査読者の方々に感謝いたします.

### 参考文献

- 3) 安生,井上,佐藤,工藤,天野,平木:超並列計 算機 JUMP-1 における分散共有メモリ管理プロ セッサ MBP-light,情報処理学会論文誌,Vol.39, No.6, pp.1632–1643 (1998).
- Laudon, J. and Lenoski, D.: The SGI Origin: A ccNUMA Highly Scalable Server, *Proc. 24th Int. Symp. on Computer Architecture*, pp.241– 251 (1997).
- 3) 細見,加納,中村,広瀬,中田:並列計算機 Cenju-4 の分散共有メモリ機構,並列処理シン ポジウム JSPP'99, pp.15-22 (1999).
- 4) Li, K.: IVY: A Shared Virtual Memory System for Parallel Computing, *Proc. Int. Conf. on Parallel Processing*, pp.94–101 (1988).
- 5) Keleher, P., Cox, A.L., Dwarkadas, S. and Zw-aenepoel, W.: TreadMarks: Distributed Shared Memory on Standard Workstations and Operating Systems, *Proc. Winter 1994 USENIX Conference* (1994).
- 6) Scales, D.J., Gharachorloo, K. and Thekkath, C.A.: Shasta: A Low Overhead, Software-Only Approach for Supporting Fine-Grain Shared Memory, *Proc. 7th Int. Conf. on ASPLOS*, pp.174–185 (1996).
- 7) 丹羽,稲垣,松本,平木:非対称分散共有メモ リ上における最適化コンパイル技法の評価,情 報処理学会論文誌,Vol.39,No.6,pp.1729–1737 (1998).
- バルリ,渡辺,坂井,田中:高速通信機構を用いたソフトウェアDSMのパフォーマンス解析,電子情報通信学会技術研究報告,CPSY99-66,Vol.99,No.252,pp.33-41 (1999).
- 9) 原田, 手塚, 堀, 住元, 高橋, 石川: Myrinet を用いた分散共有メモリにおけるメモリバリア の実装と評価, 並列処理シンポジウム JSPP'99,

pp.237–243 (1999).

- 10) Kodama, Y., Sakane, H., Sato, M., Yamana, H., Sakai, S. and Yamaguchi, Y.: The EM-X Parallel Computer: Architecture and Basic Performance, *Proc. 20th Int. Symp. on Computer Architecture*, pp.14–23 (1995).
- 11) 佐藤,児玉,坂井,山口:並列計算機 EM-4の細 粒度通信による共有メモリの実現とマルチスレッ ドによるレーテンシ隠蔽,情報処理学会論文誌, Vol.36, No.7, pp.1669–1679 (1995).
- 12) Sakane, H., Sato, M., Kodama, Y., Yamana, H., Sakai, S. and Yamaguchi, Y.: Dynamic Characteristics of Multithreaded Execution in the EM-X Multiprocessor, *Proc. Int. Workshop* on Computer Performance Measurement and Analysis, pp.14–22 (1995).
- 13) Mowry, T.C. and Ramkissoon, S.R.: Software-Cont-rolled Multithreading Using Informing Memory Operations, *Proc. 6th Int. Symp.* on High Performance Computer Architecture, pp.121–132 (2000).
- 14) 佐藤,児玉,坂井,山口:並列計算機 EM-4の 並列プログラミング言語 EM-C,並列処理シンポ ジウム JSPP'93, pp.183–190 (1993).
- 15) 児玉,坂根,佐藤,坂井,山口:高並列計算機 EM-X のリモートメモリ参照機構の評価,情報 処理学会論文誌,Vol.36, No.7, pp.1691–1699 (1995).
- 16) Woo, S.C., Ohara, M., Torrie, E., Singh, J.P. and Gupta, A.: The SPLASH-2 Programs: Characterization and Methodological Considerations, *Proc. 22nd Int. Symp. on Computer Architecture*, pp.24–36 (1995).
- 17) Stets, R., Dwarkadas, S., Hardavellas, N., Hunt, G., Kontothanassis, L., Parthasarathy, S. and Scott, M.: Cashmere-2L: Software Coherent Shared Memory on a Clustered Remote-Write Network, Proc. 16th ACM Symp. on Operating Systems Principles (1997).
- 18) Schoinas, I., Falsafi, B., Lebeck, A.R., Reinhardt, S.K., Larus, J.R. and Wood, D.A.: Fine-grain access control for distributed shared memory, Proc. 6th Int. Conf. on Architectural Support for Programming Languages and Operating Systems, pp.297–307 (1994).
- 19) 山本,宮脇,坂,工藤:共有メモリ向プログラ ムの通信の解析による最適化,電子情報通信学 会技術研究報告,CPSY98-61, Vol.98, No.234, pp.9-14 (1998).

(平成 12 年 5 月 17 日受付)(平成 12 年 9 月 5 日採録)



坂根 広史(正会員)

1990年山口大学工学部電子工学 科卒業.1992年電気通信大学大学 院博士前期課程電子工学専攻修了. 同年通商産業省工業技術院電子技術 総合研究所入所,以来,並列計算機

のアーキテクチャおよびその性能評価の研究に従事. 1998年より,在職のまま電気通信大学大学院情報シ ステム学研究科博士後期課程に在学.電子情報通信学 会,神経回路学会各会員.



本多 弘樹(正会員)

1984年早稲田大学理工学部電気 工学科卒業.1991年同大学大学院 博士課程修了.1987年同大学情報 科学教育センター助手.1991年山 梨大学工学部電子情報工学科専任講

師.1992年同助教授.1997年電気通信大学大学院情報 システム学研究科助教授.現在に至る.並列処理方式, 並列コンパイラ,マルチプロセッサアーキテクチャ等 の研究に従事.工学博士.電子情報通信学会,IEEE, ACM 各会員.



#### 弓場 敏嗣(正会員)

1966年神戸大学大学院工学研究 科修士課程修了(株)野村総合研究 所を経て,1967年通商産業省工業技 術院電気試験所(現,電子技術総合 研究所)に入所.以来,計算機のオ

ペレーティングシステム,見出し探索アルゴリズム, データベースマシン,データ駆動型並列計算機等の 研究に従事.その間,知能システム部長,情報アーキ テクチャ部長等を歴任.1993年より,電気通信大学 大学院情報システム学研究科教授.並列処理の科学技 術一般に興味を持つ.工学博士.電子情報通信学会, 日本ソフトウェア科学会,日本ロボット学会,ACM, IEEE-CS 各会員.



児玉 祐悦(正会員)
 1986年東京大学工学部計数工学科
 卒業.1988年同大学大学院情報工学
 専門課程修士課程修了.同年電子技術総合研究所入所.現在,同所情報
 アーキテクチャ部主任研究官.デー

タ駆動計算機,マルチスレッド計算機等の並列計算機 システムの研究に従事.特にチップマルチプロセッサ におけるプロセッサアーキテクチャやその並列性制御 等に興味あり.情報処理学会奨励賞,情報処理学会論 文賞(1990年度),市村学術賞(1995年)等受賞.電 子情報通信学会,IEEE 各会員.



山口 喜教(正会員)

1972年東京大学工学部電子工学 科卒業.同年電子技術総合研究所入 所,計算機方式研究室長等を経て, 1999年筑波大学電子・情報工学系教 授(電子技術総合研究所併任),工

学博士.高級言語計算機,並列計算機アーキテクチャ, 並列実時間システム等の研究に従事.1991年情報処理 学会論文賞,1995年市村学術賞受賞.著書「データ駆 動型並列計算機」(共著).IEEE Computer Society, ACM,電子情報通信学会各会員.