オンチップマルチプロセッサ型データ駆動アーキテクチャの 評価手法とその実験的検討

浦田 卓治[†] 榑林 亮介^{††} 西川 博昭^{†††}

筆者らは,VLSI向きアーキテクチャとして,自己同期式エラスティックパイプラインによる動的 データ駆動プロセッサのオンチップマルチプロセッサシステムを研究している.これまでの研究で, パケットの待ちが生じない定常的なデータ流量を維持するパイプライン構成が,性能向上における課 題となっている.この解決には,パイプライン構成をチューニングできるプロトタイピング環境が不 可欠である.本論文は,プロセッサアーキテクチャのエミュレーション環境の実現に向け,パイプラ イン上のパケット流を決定する転送制御機構間の通信タイミングの模擬を取り上げ,動的データ駆動 プロセッサの細粒度並列処理を活用した実現法を提案している.本手法では,エミュレーションの高 効率化のため,パイプライン上の個々のパケットについて,パケットを処理・転送するデータパスと パケット転送を制御するタイミングパスとを可能な限り並列に評価している.本論文では,本手法の 高い並列処理性,および,オーバヘッドのない細粒度並列処理とプロセッサ通信から得られるスケー ラビリティを実験的検討を通じて明らかにする.さらに,具体的なアプリケーションを対象としたエ ミュレーションを通じて,対話的なプロトタイピング環境に望まれる適切な応答時間を実現可能なこ とを示している.

An Evaluation Scheme for Super-integrated Data-driven Architecture and Its Experimental Study

TAKUJI URATA,† RYOSUKE KUREBAYASHI†† and HIROAKI NISHIKAWA†††

The authors have been studying super-integrated data-driven processors based on the selftimed elastic pipeline scheme. Past studies showed necessity of a prototyping environment to tune the pipeline for maintaining high performance. This paper describes an evaluation scheme of transmission timing of each data-packet between the self-timed transfer control mechanisms as an emulation facility for the prototyping environment. To emulate the elastic pipeline efficiently, this scheme utilizes fine-grained parallelism of the dynamic data-driven processors and evaluates data-path and timing-path in parallel. Experimental results show the high parallel processing capability and scalability based on this scheme. And an emulation result of an actual application demonstrates that this scheme satisfies quick response time required in an interactive prototyping environment.

1. まえがき

これまでの電話網,放送網,およびインターネット が統合され,単一のマルチメディアネットワーキング へ移行しようとしている.それにともない,多重化さ

- † シャープ株式会社 IC 開発本部
 Integrated Circuits Development Group, SHARP Corporation
 †† 筑波大学大学院博士課程工学研究科
- Doctoral Program in Engineering, University of Tsukuba
- ††† 筑波大学電子・情報工学系 Institute of Information Sciences and Electronics, University of Tsukuba

れたコネクションごとの品質保証が求められるため, ネットワーク技術のみならず,コネクションを管理する プロセッサの処理能力向上も不可欠になってきている.

ネットワーク技術に関しては,WDM(Wavelength Division Multiplex)¹⁾等の伝送路における多重化技術, Int-Serv²⁾,Diff-Serv³⁾等のプロトコル技術の進展に より,通信容量,通信品質が飛躍的に向上している. 一方プロセッサ技術は,微細化加工技術の発展を中心 に,定型処理については目覚ましい性能向上が認めら れるものの,本質的には逐次処理方式のノイマン型プ ロセッサを踏襲している.そのため,コネクションの 確立・管理のような,非定型に生じる処理要求に対し ては,依然として文脈切替えによる擬似多重処理で対 応せざるをえない.通信処理を擬似多重に実行した場 合,ネットワークからのデータ入力に対する割込み・ 文脈切替えのオーバヘッドが顕著になり,文脈数の増 加につれて各文脈の処理時間が指数関数的に増大する 恐れがある⁴⁾.このため,通信処理の高速化を目的に, ソフトウエアのファーム化やASICによるハードウエ ア化の試みがなされているが⁵⁾,一方で,ネットワー ク向きプロセッサを研究する動きがみられる.

筆者らは,非定型処理の高効率化手法として,必要 なデータが揃い次第,命令実行を可能とするデータ駆 動原理に着目し,動的データ駆動プロセッサアーキテ クチャCUE(Coordinating Users' requirements and Engineering constraints)を実現してきた⁶⁾.その実 装では,自己同期式エラスティックパイプライン⁷⁾の 採用により,クロック配線に関する制約の緩和とプロ セッサ間の直接接続を可能にし,オンチップマルチプ ロセッサによる自然な処理能力向上という特長を獲得 した.この VLSI 向きの特長から,オンチップマルチプ ロセッサ構成のカスタマイズによる,アプリケーショ ンに即した少量多品種のチップ開発を想定している.

しかしながら,自己同期式エラスティックパイプラ インの処理能力を活用するには,パケットの渋滞が生 じない範囲でパイプライン上のデータ流量を高め,短 いターンアラウンドタイムと高いスループットを両立 させなければならない.この条件を満たすよう,アプ リケーションプログラムのチューニングを行い,ある いはオンチップマルチプロセッサの構成をカスタマイ ズするためには,パイプラインステージ水準のプロト タイピングが不可欠である.本論文は,自己同期式エ ラスティックパイプラインのエミュレーションを並列 化し,データ駆動アーキテクチャにマッピングする手 法を提案する.

2. VLSI 向きデータ駆動アーキテクチャ

2.1 CUE アーキテクチャ

CUE は,動的データ駆動原理を VLSI 向きに実現 した,オンチップマルチプロセッサアーキテクチャで ある.オンチップで相互接続される PE (Processing Element)は,世界最初のデータ駆動プロセッサであ るマンチェスターデータ駆動計算機⁸⁾と同様に,環状 パイプライン構造をとる.図1に示すとおり,1つ の環状パイプラインは,合流部(Joint),発火制御部 (Firing Control; FC),演算部(Functional Processor; FP),命令記憶部(Program Storage; PS),分 流部(Branch)の5つの機能ブロックから成る.

PEの入出力および内部のデータはすべて,命令実



図1 現代エラスティックハイノライン Fig. 1 Circular Elastic Pipeline.

行のオペランド(Operand)と見なし,命令実行に必要な情報,すなわちタグ(Tag)が付帯した,パケット(*packet*)として扱う.タグの主たる内容は,命令オペコード(Opcode),および,発火制御部FCにおける待ち合わせ検出用の情報である.一般に,動的データ駆動プロセッサの待ち合わせ検出には,プログラム中の各命令に一意に対応する宛先(Destination)と,同一プログラム上を並列に流れるデータを互いに識別する色(Color)が用いられるが,CUEでは,色に代えて,有意の値を与えることのできる世代(Generation)を定義している.以上から,パケットの基本構成は, 宛先,世代,オペコード,オペランドである.

PEに入力されたパケットは,Joint を経て FCに入 り,命令実行に必要なパケット対の発火検出が行われ る.発火したパケット対のオペランドは単一のパケッ トにまとめられ,FPで命令が実行される.PSは,次 の宛先とオペコードをフェッチするとともに,パケッ トの複製・消去を行う.PSから出力されたパケット は,Branchを経て,次の命令を割り当てられた PE に入力される.CUEでは,PSをパイプライン終端に 配置し,かつ PE間のルーティング条件にオペコード を含めることで,PEごとに異なる命令セットを持つ, ヘテロジニアスなマルチプロセッサを実現している.

さらに CUEは,自己同期式エラスティックパイプラ インによるスーパーパイプライン構造を採用する.エ ラスティックパイプラインは,図1に示すように,自 己同期式転送制御機構(Self-Timed Transfer Control Mechanism)が生成する局所的なクロック信号に基づ きパケットを転送する.自己同期式転送制御機構は, 送信要求(send)と送信許可(ack)とのハンドシェイ クを行う C素子(C-Element),および,データラッ チ(Data Latch)間の論理回路(Logical Circuit)に おけるパケット処理時間を保証する遅延素子(Delay-Element)から成り,近傍のステージの空き状態のみ に従い,自律的にパケットの転送タイミングを決定す る.また,FCにおけるパケットの待ち合わせや,PS におけるパケットの複製・消去のように,論理回路の 評価結果に応じてパケット流に変動を生じさせるパイ プラインステージには,ゲートロジック(Gate Logic) を設け,send/ack 信号を制御する.

エラスティックパイプラインでは,データラッチへの クロック配線が極小化されるため,クロックスキュー が微細化の障害となりにくい.また,パイプライン構 成のカスタマイズに際しては,クロック配線の変更が 極小化される.

2.2 パケット転送タイミングの評価の必要性

CUE による多重処理では,データは属する文脈を マッピングした世代とともにパケット化する.文脈切 替えのたびにレジスタセットの退避・復元が必要なノ イマン型プロセッサと異なり,命令実行に必要なデー タをパケット内に自己充足する CUE は,文脈切替え のオーバヘッドがないため,1つのパイプライン上に 異なる文脈のデータを混在させることができる.ゆえ に,パイプライン資源が十分に確保され,競合が生じ ない限りにおいては,パケットはパイプラインの最小 転送時間,すなわち,send 信号の転送時間で流れる. このとき各文脈のターンアラウンドタイムは,プログ ラムのクリティカルパスの処理時間に依存する.

一方,環状パイプラインが入出力のための分流と合 流を必然的に含むため,パケット流量の変動や,合流 時のブロッキングが生じる可能性は避けられない.ま た,PEの入出力ポート数がJoint/Branchで制限さ れるため,通信経路に制約がある.これらの要因は, send 信号を送信してから ack 信号を受信するまでの 待ち時間を増加させ,ターンアラウンドタイムを伸長 させる可能性がある.

したがって,多重処理環境下での実時間処理を実現 するためには,パイプライン上の定常的なデータ流量 を維持しなければならない.そのプロトタイピング手 法の1つとして,エラスティックパイプラインの動作特 性を決定する,自己同期式転送制御機構によるパケッ ト転送を,パイプラインステージ水準で模擬する手法 を提案する.

3. エミュレータのデータ駆動型実現法

3.1 エラスティックパイプラインの評価モデル エラスティックパイプラインの *send/ack* 信号の各



転送時間に基づくパケット転送を模擬するには,個々 のパイプラインステージを,互いに send/ack/packet メッセージを通信し合う,自律したモジュールとして モデル化するのが最も直接的な手法である(図2(a)). このモデルでは,send/ack メッセージのモジュール への到着時刻さえ分かれば,パケットの転送タイミン グを決定できる.したがって,send/ack メッセージ にタイムスタンプを付与することで,ある時刻におけ るパケットの位置を評価する.

このとき,機能ブロックのオペレーションの模擬, すなわち pakcet メッセージの参照/更新については, send/ack メッセージをゲートロジックで制御できる 限りにおいて,モジュールごとに細分化して行う必要 はない.すなわち,図2(b)に示すように,ゲートロ ジックを扱うモジュールにおいてのみ packet メッセー ジを評価することで,モデル作成が容易になる.しか し,図2(b)のモデルでは,ゲートロジックを扱うモ ジュールがパイプラインのボトルネックとなることが 明らかであり,パイプライン全体の評価効率が低下す る.これらの相反する課題を解決しなければならない.

上記の課題に対し,エラスティックパイプラインが, データラッチを結ぶパケットの通信路(以下,データ パス)と,転送制御機構とゲートロジックから成る send/ack 信号の通信路(以下,タイミングパス)の, 2系統の通信路に分離できることに着目する.

データパスから見ると,タイミングパスは同期式パ イプラインのクロックジェネレータに相当する. すな わち,基本的にデータパスはタイミングパスからのク ロック入力を受けるのみである.例外的に,ゲートロ ジックではデータパスがタイミングパスを制御するが, ゲートロジック間のパケット転送に限定すれば,タイ ミングパスはデータパスとは独立に処理可能である.

このことから,本論文では,図2(c)に示すように, データパスとタイミングパスの粒度を変え,両者を可 能な限り並列に評価する手法を提案する.このモデル では,データパスは図2(b)と同様に機能ブロック単 位で評価できるため,タイミングパスのみパイプライ ンステージ単位で評価すればよい.この場合,データ パスの各機能ブロックで packet メッセージを評価し た結果を, control メッセージとしてタイミングパス のゲートロジックに通知することで, send/ack メッ セージを制御する.

3.2 応答時間の考察

環状エラスティックパイプラインの性質として,パ イプライン中にパケットの存在する割合(パケット占 有率)が一定値を超えるとパケットの転送時間が増加 する.本評価モデルもまた,パイプラインステージ間 のハンドシェイクをそのままメッセージ通信で表現す るため,同様の性質を持つ.

注目するパケットが環状パイプラインを1周するの に要する時間(ターンアラウンドタイム)を T とす る.いま,ターゲットである N 段の環状パイプライ ン上を n (< N) 個のパケットが無限に周回している とすると, ターゲットのパケット占有率 $o = \frac{n}{N}$ と Tとの関係は,次式に従う.

> $T = \max(T_s, T_{sat}, T_a),$ (1)

$$T_s = \bar{s}N,\tag{2}$$

 $T_{sat} = \max(s+a)No,$ (3)

$$T_a = \frac{a N o}{1 - o}.\tag{4}$$

ここで, *s* は, 1回の *send* 転送の平均時間, *a* は, 1 回の ack 転送の平均時間, max(s+a)は, 1回のハン ドシェイクにかかる時間の最大値を表す.s,aは,パ イプラインステージごとに,自己同期式転送制御機構 中の遅延素子と配線遅延によって規程される値である.

T_s に従う領域は,パケット占有率 o が小さく,ブ ロッキングなくパケット転送が行われる領域である. ゆえに, T_s は, send 転送の平均時間 \bar{s} とパイプラ イン長 N にのみ依存し, o によらず一定となる.ま た,スループット(No/T)は,oに正比例する.一方, T_{sat} に従う領域は,パイプラインのボトルネックによ リパケットの渋滞が生じている領域である. すなわち, $o > \bar{s} / \max(s+a)$ となると,渋滞によってパケット転 送に ack メッセージの待ち時間が生じるようになり, ボトルネック部分のパケット転送レートでスループット が制限されるため、ターンアラウンドタイムは増加に 転じる.また,T_aに従う領域は,パケット占有率 o が 高まり, ack メッセージの処理時間が支配的になる領域 を示す.すなわち, $o > (\max(s+a) - a) / \max(s+a)$ となると,スループットも o の増加にともない減少 する.

以上は実パイプラインの性質であるが,パイプラ インエミュレーションの評価時間もこれに準じる.す なわち,上記の式に対して, *s* に send メッセージの 平均処理時間,āに ack メッセージの平均処理時間, $\max(s+a)$ にハンドシェイクのエミュレーションの 最大処理時間を代入すると,ターゲットのパケット占 有率 o に対する,理想的な評価時間 T_{ideal} が求まる. 3.3 評価モデルのデータ駆動型実現法

筆者らは,前節の評価モデルの実現手法として,評 価モデルをデータ駆動プロセッサ自身にマッピングす る,自己プロトタイピング手法を提案する.特に本節 では,評価モデルの並列性を最大限に活用できる,世 代の割当て手法を提案する.ここでは,説明のため, エミュレーションのターゲットを,仮想プロセッサ,仮 想モジュール,仮想パケットのように語頭に仮想を付 けて表現する.一方,エミュレーションプログラムを 実装するプロセッサに関しては、実プロセッサ、実パ ケットのように語頭に実を付けて表現する.また,本 手法は、仮想モジュール間のメッセージを CUE の実パ ケットで表現する.ここで扱うメッセージとは,デー タパス中の仮想パケットを表す packet, 仮想パケット の評価結果を表す control, および, タイミングパス 中のハンドシェイクに用いる send, ack である.

CUE で相互干渉なく並列処理するには文脈ごとに一 意の世代を与えればよいが,性質の異なるタイミング パスとデータパスに対し, 文脈も異なる手法で与える. 以下, CUE の実パケットを name(generation, data) と表記する.name は実パケットが表すメッセージ 名, generation は世代, data はオペランドを表す. また,転送制御機構やパイプラインステージ間のゲー トロジック等,すべての仮想モジュールに一意の識別 子 ID_f を与えておく.

3.3.1 データパス中の世代割当て

データパスのエミュレーションでは,同時に複数 の packet メッセージを評価するため,メッセー

138

ジごとに異なる文脈とすべきである.したがって, メッセージごとに一意の識別子 ID_p を,仮想モ ジュールの識別子 ID_f とともに,メッセージを表 現する実パケットの世代とする.すなわち,データ パス中のメッセージは, $packet((ID_f, ID_p), data)$, $control((ID_f, ID_p), data)$ と表現できる.ただし,処 理の局所性から ID_p は仮想プロセッサ内で一意とし, 仮想プロセッサの命令記憶部(PS)の評価時に更新す るとした.

3.3.2 タイミングパス中の世代割当て

仮想プロセッサの1つのパイプラインステージには, たかだか1個の仮想パケットしか存在しない.そのた め,エミュレーションプログラムでは,仮想プロセッ サのパイプラインステージごとに一意の世代をマッピ ングすれば,すべてのメッセージを並列に評価できる. したがって,タイミングパスのエミュレーションにお いては, ID_f を実パケットの世代とし,メッセージの 生成時刻を表すタイムスタンプ tを実パケットのオペ ランドとする.また,データパスから適切な control メッセージを受けられるよう,send メッセージには対 応する packet メッセージの ID_p を,実パケットのオ ペランドとして与えておく.すなわち,タイミングパス 中のメッセージは, $send(ID_f,(t,ID_p))$, $ack(ID_f,t)$ と表現できる.

この世代の割当てに基づき,タイミングパスにおけ るハンドシェイク処理をデータ駆動図式(Data-Driven Scheme; DDS)⁹⁾で表したものを,図3に示す.まず, $send(ID_f, (t, ID_p))$ と $ack(ID_f, t)$ の同期をとった 後, 互いの t を比較し,より大きな t をハンドシェイ クの成立時刻と見なす(図中, n0). CUE では, この 同期処理は発火制御部(FC)における実パケットの待 ち合わせとして実現でき,さらに,引き続き演算処理 部(FP)で t の比較演算を実行することで,同期検 出から比較までの一連の処理を1命令で実現する.次 に,テーブル(Send/Ack Delay)を参照し,ステー ジごとの転送時間を t に加算する (図中, n1). 最後 に send/ack メッセージをそれぞれ隣接する仮想ス テージまたは仮想ゲートロジックに転送するが,こ れは,仮想パイプラインの構成を保持するテーブル (Send/Ack Pipeline Connection)に基づく ID_f の 更新と, ID_f による分岐によって実現される(図中, n2-3).

さらに、エミュレーションプログラムにおいて、send メッセージの世代に *ID_p*を一時的に与えることで、仮 想ゲートロジックにおける send メッセージと control メッセージの同期処理もまた、実パケットの待ち合わ



Fig. 3 A behavioral description of Self-Timed Transfer Control Mechanism with data-driven scheme.

せとして簡潔に実現できる.

3.3.3 null メッセージ

本手法では,仮想パイプライン中の仮想 Branch が 1経路にのみ send メッセージを送信する一方,仮想 Joint はすべての send メッセージが揃うまで評価でき ない.ゆえに,適当な外部入力がない場合に仮想 Joint でデッドロックを生じる可能性を避けるため,指定時 刻までメッセージが到着しないことを保証する null メッセージ¹⁰⁾を用いた.これにより,一度仮想 Joint にすべてのメッセージが揃えば,すべての経路につね に1つ以上のメッセージが生成されることが保証され るため,デッドロックは回避される.

本手法では,null メッセージを特殊な send メッセー ジとして扱う.タイミングパスにおいて null メッセー ジと ack メッセージの同期が行われた際, ack メッ セージは消費せず,null メッセージのみ次のステー ジへ転送する.さらに,send メッセージと null メッ セージは互いに追い越してはならないが,仮想パイプ ラインの渋滞や仮想 Joint での待ち合わせによって, send または null メッセージが先行する null メッ セージに追いついた場合,先行する null メッセージ の破棄を許すとした.これにより,null メッセージ数 の爆発が自律的に防がれる.

表1 パケット流情報 Table 1 Packet Flow Information.

行き先 PE 番号 (PE#)
宛先ノード番号(Node#)
世代 (Generation)
オペコード (Opcode)
複製・消去の有無(Copy Flag)

3.4 パケット流情報

データパスでは,待ち合わせに入ることによる仮想 パケットの消去(FC), オペランドの複製による新規 仮想パケットの生成(PS),および,演算結果と命令記 憶に依存する仮想パケットの分岐(FP, PS, Branch) を決定し、その結果を control メッセージとして仮想 ゲートロジックに通知する.これらの「振舞い」は本 来, 各機能ブロックにおいて, packet メッセージお よび機能ブロック固有のメモリ内容から決定される. しかしながら,プログラムの論理的正当性はその実 行ハードウエアと切り離せることから,仮想パケット の振舞いを,エミュレーション実行前にプログラムと 入力パターンに基づいて評価しておくことで,デー タパス評価の高効率化を図る.ここでは,エミュレー ション前に得ておくべき情報は,表1に示す項目に限 定される.これらを,パケット流情報(Packet Flow Information)と呼ぶ.

3.5 データ駆動型実現法の利点

本論文がターゲットとするエラスティックパイプラ インは,プロセッサどうしの接続を含むすべての隣接 するステージ間に send と ack のハンドシェイクが存 在する.そのため,並列エミュレーションに際しては, どのように分割しても細粒度のメッセージ通信が残る. ゆえに,細粒度のプロセッサ間通信が必須である.

CUE による並列エミュレーションの実現は,(1) PE 間通信は,互いのエラスティックパイプラインを直接 に接続するため,通信処理のオーバヘッドがなく,(2) データ駆動原理の受動的性質により,PE 間メッセー ジの受信から処理の起動までのオーバヘッドがないこ とから,高いスケーラビリティが期待できる.

4. エミュレーション方式の実験的検討

4.1 実験目的

ここでは,3章に述べたエミュレーション手法の有 効性を,実験的に検証する.すなわち,(1)データパ スとタイミングパスの並列評価を効率良く実現可能な こと,(2)複数の仮想パケットの並列評価が効率良く 実現され,かつ,計算資源に対するスケーラビリティ を得られること,および,(3)対話的プロトタイピン



グ環境として妥当な応答時間を実現可能なことを示す. 4.2 実験環境

実験には, CUE アーキテクチャに基づく, ヘテロ ジニアスな 12 の PE から成るオンチップマルチプロ セッサ CUE-v1 を用いた. CUE-v1 は,図4のブロッ ク図に示したように, DDP(super-integrated Data-Driven Processor) および TAM (Tag Addressable Memory)の2種類のオンチップマルチプロセッサを さらに集積したもので, INT, MUL, GNT, TBL, VM , および SUM の 6 種の PE から成る . ここで は 6 種の PE のうち,実験でエミュレーション対象 とする INT, MUL, GNT についてのみ説明するが, CUE-v1の詳細は文献 6), 11) を参照されたい. INT は整数・論理演算を行う PE, GNT は世代操作用 PE, MUL は 乗算 · 静的 累算 用 PE で ある . こ れら 3 つ の PEは,いずれも図1の構成をとり,環状パイプライ ンの長さは, INT が 19 段, GNT が 25 段, MUL が 23 段である.CUE-v1 プロセッサ内のパケット転送 レートの最大値は,実測で約180 MHz である.

図5に,実験環境の全体図を示す.7つのCUE-v1 を実装した同図(A)の評価ボードを,同図(B)の構 成で4枚接続した.本章の実験は,すべてこの構成で 行っており,1枚の評価ボードで1つの仮想PEをエ ミュレーションする.各評価ボード上では,図5の網





掛けで示した 4 つの CUE-v1, すなわち 4 × 12PE でエミュレーションプログラムを実行し,残る3つ の CUE-v1 は,評価ボード間のパケット転送と,テ ストパターンの入力処理のみに使用した.仮想 PE 間 のルーティングは,エミュレーションプログラムによ リソフトウエア的に制御しているため,仮想 PE 間 の接続構成が評価ボード間の物理的な接続構成に制約 されることはない.このように,1つの仮想 PE のエ ミュレーションにつき 4 つの CUE-v1 を使用するの は, CUE-v1 固有の資源制約が,評価モデルの並列性 を損なわないようにするためである. すなわち, 評価 ボード上の CUE-v1 のパケット占有率が 3.2 節に述 べた T_{sat}, T_a 領域に達することによる, エミュレー ション効率の低下を避けた.なお,エミュレーション 対象の仮想 PEは,エミュレーション結果を実機の動 作と比較できるよう, CUE-v1を構成する PE のうち から取り上げる.

仮想 PE の構造データおよびターゲットプログラム は, CUE-v1内部のメモリに分散配置しておく.テス トパターンは,入力処理専用に割り当てた CUE-v1 上に貯めておき,順次投入していく.応答時間は,処 理の開始時に実パケットを1つ出力し,最後の結果出 力までの間隔を外部から計測して求めた.

本実験に固有の制約を述べておく.実験に用いた CUE-v1は,本来はマルチメディアネットワーキング 用途であり,メディアストリームの表現手法である,

表 2	データパス	くとタイミ	ングパスの処	し理時	間の比較
Table 2	Evaluation	time of	Data-Path	and	Timing-Path

機能ブロック (パイプライン段数)		データパス	タイミングパス
Joint	(4)	1.46	6.62
\mathbf{FC}	(11)	1.37	12.19
\mathbf{FP}	(1)	0.52	2.42
$_{\rm PS}$	(1)	2.98	2.46
Branch	(2)	0.74	3.14
計	(19)	6.34	26.83

連続した世代を持つ実パケットの入力に対して,最も 効率的に FC が機能するようチューニングされている. そのため,識別子 *ID_p*, *ID_f*のような,連続性が保 証されない世代の場合,処理効率の著しい低下を招く. ゆえに,本実験では,連続した世代への動的変換,お よび,FC の容量に合わせた実パケットの分岐・分配 処理をエミュレーションプログラムに追加した.これ らのオーバヘッドによりターンアラウンドタイムは増 加するが,すべて実パケットごとに独立して施される 処理であるため,本論文の主題である,データ駆動型 エミュレーション手法の並列処理性およびスケーラビ リティを損なうものではない.

4.3 評価結果

4.3.1 データパスとタイミングパスの並列評価

本実験は,1つの仮想パケットが仮想環状パイプラ イン上で周回したときの,データパスとタイミングパ スそれぞれの処理時間を,機能ブロックごとに測定し た.評価対象となる仮想 PE には,CUE-v1を構成す る PE のうち,パイプライン段数が19 段と最も短い INTを選択した.

表 2 に,機能ブロックごとの評価時間を,仮想パ イプライン 1 段の最小タイミングパス評価時間を 1 として正規化した値で示す.ここで最小タイミングパ ス評価時間とは,仮想パイプラインに十分に空きが ある状態で,タイミングパス中の自己同期式転送制 御機構が send メッセージを受信してから,出力とな る send/ack メッセージを送信し終えるまでに要する 最小時間である.PS 以外では,機能ブロック単位で, データパスの処理時間がタイミングパスの処理時間よ り短いことが分かる.

4.3.2 細粒度並列処理のスケーラビリティ

前節で示したように,エミュレーションの効率は, タイミングパスの処理時間に依存する.したがって本 実験では,タイミングパスにおいて,各パイプライン ステージのハンドシェイクを効率良く並列評価できる ことを,理論値と実験結果の比較から明らかにする. INTをターゲットとし,仮想環状パイプライン上を周



Fig. 6 Turn around time of emulation (1PE).

回する仮想パケット数を変化させながら,仮想パイプ ライン1周にかかる時間を計測して,仮想パイプライ ンのパケット占有率とエミュレーションのターンアラ ウンドタイムの関係を求めた.

図 6 の横軸に仮想パイプラインのパケット占有率 o,縦軸にターンアラウンドタイム T(o) を,仮想パ ケット数 n が 1 のときの値で正規化して示す.比 較のため、3.2 節で述べた $T_{ideal}(o)$ をあわせて示し ている. $T_{ideal}(o)$ のパラメータは実験からあらかじ め、 $\bar{s} = 7.8$ (μ sec), max(s + a) = 25.44 (μ sec), $\bar{a} = 6.34$ (μ sec)と求めた.

実験結果では, T_{sat}の領域で理想値と実験結果に若 干の差が生じている.これは, null メッセージの処理 時間が顕在化すること,および,実験環境の CUE-v1 の実パイプラインが混雑することで,実パイプライ ンの合流部等でブロッキングが生じることによる.こ れらのオーバヘッドは実験環境に依存するが,現状で ターンアラウンドタイムの 26%以下に抑えられてお り,本手法が各仮想パケットを効率良く並列評価でき ているといえる.

次に,エミュレータのスケーラビリティを評価する ため,評価対象の仮想 PE 数 $k \ge 1$,2,4 と変化さ せ,同様の実験を行った.本実験のターゲットとして, 複数の INT を相互接続して形成した仮想的な環状路 について,仮想パケットを無限に周回させる.先の実 験と同様に,注目する仮想パケットがターゲットの環 状路を1周する時間をターンアラウンドタイムとし た.すなわち,ターゲットの環状路全体のパイプライ ン段数を N とすると,INT 単体のパイプライン段数 が19 であるから,N = 19k となる.したがって,資 源の追加がオーバヘッドにならないならば,そのター ンアラウンドタイムは k に正比例する.

実験結果を図 7 に示す.図 7 の横軸は仮想パイプ ラインのパケット占有率 o である.縦軸は,各 o に



おける, 1PE エミュレーションのターンアラウンドタ イムとの比であり, 1PE の場合を 1 としている.図7 では, o に対してターンアラウンドタイムの揺らぎが 現れているが, これは, null メッセージの消去タイミ ングが一定でないことに起因する.しかしながら,ほ ぼ仮想 PE 数 k に正比例した値を中心に揺らいでお り,資源追加に関するオーバヘッドは極小化されてい るとみてよい.ゆえに,本エミュレーション方式が優 れたスケーラビリティを実現しているといえる.

4.3.3 エミュレーション効率

式 (1)~(4) に CUE–v1 の send/ack 信号の転送時 間を代入し, CUE–v1 に対するエミュレータのター ンアラウンドタイム比を求めた.ここで,エミュレー タの send メッセージの平均処理時間 \bar{s} を 1 とした 場合, CUE–v1 のパラメータは, $\bar{s} = 5.35 \times 10^{-4}$, $\bar{a} = 9.49 \times 10^{-5}$, max(s+a) = 7.10 × 10⁻⁴ となる. その結果, CUE–v1 に対するエミュレータのターンア ラウンドタイム比は,約 2,000 倍から約 8,500 倍と見 積もられた.以下では,実際にアプリケーションをエ ミュレーションした場合の応答時間が,この予測値で 近似できることを例証する.

ターゲットプログラムの例として,図8に示す TCP/IP 通信におけるチェックサム計算処理をエミュ レーションする.このプログラムは,CUE-v1を構成 する PE のうち,INT/MUL/GNT の3つの PE でス トリーム状のパケット列を処理するものである.実行 時のパケットの流れには,パケットの複製,パケット の合流および分岐,待ち合わせによるパケットの消費 が含まれる.すなわち,CUE のパケット流に対する エミュレーションの主要な要素をすべて含んでいる.

このプログラムに対し,一般的な長さの TCP セグメ ントを入力した際の応答時間を評価した.エミュレー ションプログラムの実行は,4.2 節の図 5 に示したよ うに,1 つの仮想 PE の評価につき 4 つの CUE-v1,



¹ assign *address* at *generation* to *data* 2 switch by *ID* at *generation*

3 sum *data* with a memory

図8 実プログラム例 Fig.8 Sample application.

表 3 エミュレーション効率 Table 3 Efficiency of emulation.

$8.5\mathrm{Mpackets/sec}$				
(136 Mbits/sec)				
266 packets				
(532 bytes)				
$31.77 \mu \text{sec}$				
$62.14\mathrm{msec}$				
1,956				
1:ATM セルのヘッダ , および IP ヘッダを除く				

2: TCP セグメントの標準データ長 512 bytes + TCP ヘッダ 20 bytes

すなわち,3×4 CUE-v1を用いた.また CUE-v1で の応答時間を,1つの CUE-v1内の INT/MUL/GNT に図8に示されるとおりにプログラムをマッピング し実行することで求めた.ネットワーク層を ATM (Asynchronous Transfer Mode)と想定して実験し た結果を表3に示す.見積りのとおり,エミュレー ションの応答時間は,実プロセッサの応答時間の約 2,000 倍と分かる.

マルチプロセッサアーキテクチャである CUE を最 適化する目的に照らせば,各仮想プロセッサが最大ス ループットを発揮する近辺の負荷状態(パケット占有 率 o がおよそ 0.7 以下)のエミュレーションが主とな る.この仮定の下では,CUE-v1に対するターンアラ ウンドタイムの比は,約 2,000 倍から約 5,000 倍であ る.エミュレーションの具体例として,ATM ネット ワーク上の TCP/IP について述べれば,標準的な長 さである 512 bytes 程度の TCP セグメントであれば, その CUE-v1 で実行した場合のターンアラウンドタ イムは 88 µsec 程度である.このことから, TCP/IP を 440 msec 以内でエミュレーション可能である.さ らに,本実験で用いた CUE-v1 に固有の制約を取り 除き,負荷分散や動的な世代の更新のオーバヘッドを 解消することで,エミュレーション効率はさらに向上 する.

本論文に示した自己プロトタイピング手法は,動的 データ駆動プロセッサの原理的な細粒度並列処理性を 活用し,実プロセッサ,仮想プロセッサともに性能, 規模を拡大させていく,自己発展的なエミュレーショ ン環境を実現できる.これにより,実プロセッサに対 する仮想プロセッサのターンアラウンドタイムの比を つねに維持できるため,対話的なプロトタイピング環 境を十分実現可能である.

5. む す び

本論文は,パイプライン構成をチューニングできる プロトタイピング環境の実現に向け,自己同期式エラ スティックパイプラインのデータ流を決定する転送制 御機構間のパケット転送の評価モデルを示し,データ 駆動原理に適した実現手法を提案した.

CUE アーキテクチャの特長である,データの自己 充足性とエラスティックパイプラインの自律性の高さ は,PE や機能ブロックの部品化を可能としている.し たがって,プロセッサのチューニングに際し,既存の 部品を再利用し,VLSIの最小デザインルールに応じ て send/ack 信号の転送時間の予測値を設定すること で,パイプラインステージ水準であっても,信頼性の あるプロトタイピングが可能である.

このようなプロトタイピング環境が実現可能なの は,元来データ駆動原理が並列処理を指向し,同時に, CUEアーキテクチャも徹底的に並列処理を指向してい るためである.今後,エミュレーションを経て実現し た CUE プロセッサを用いてさらに次世代のプロセッ サ開発が可能な,自己発展的なプロトタイピング環境 の構築を目指していく.

謝辞 本研究にあたって、データ駆動プロセッサの評価システムに関して数々のご支援をいただいた、シャー プ株式会社宮田宗一氏,ならびに、同木原誠一郎氏に 深く感謝いたします.本研究の一部は、文部科学省 科学研究費(基盤研究B(2)11480060,萌芽的研究 11878049)の援助を受けて行ったものである.

参考文献

1) Ramaswami, R.: Multiwavelength Lightwave

sum aara with a memory

Networks for Computer Communication, *IEEE Commun. Mag.*, pp.78–88 (1993).

- White, P.: RSVP and integrated services in the Internet: A tutorial, *IEEE Commun. Mag.*, Vol.34, pp.100–106 (1997).
- Nichols, K., et al.: Definition of the Differentiated Services Field (DS Field) in the IPv4 and IPv6 Headers, Internet RFC 2474 (1998).
- 4) 石井啓之,西川博昭,小林秀承,井上友二:TINA
 型高品質マルチメディアネットワークの実現法の
 検討,信学論(B-I), Vol.J80-B-I, No.6, pp.457–464 (1997).
- 5) 長田孝彦,東海林敏夫,山下博之,塩川鎮夫:マ ルチメディアコンテンツ転送向け高性能 TCP/IP 通信ボードの構成と評価,情報処理学会論文誌, Vol.39, No.2, pp.347-355 (1998).
- 6) Nishikawa, H. and Miyata, S.: Design Philosophy of Super-Integrated Data-Driven Processors: CUE, Proc. 1998 International Conference on Parallel and Distributed Processing Techniques and Applications, pp.415–422 (1998).
- 7) 岩田 誠,宮田宗一,寺田浩詔:自己タイミング スーパパイプライン型データ駆動プロセッサ,信学 論(D-I), Vol.J81-D-I, No.2, pp.62-69 (1998).
- Gurd, J.R., Kirkham, C. and Watson, I.: The Manchester Prototype Dataflow Computer, *Commun. ACM*, Vol.28, No.1, pp.34–52 (1985).
- 9) Dennis, J.B.: Dataflow Schemas, *Project MAC*, pp.187–216, MIT (1972).
- Misra, J.: Distributed discrete-event simulation, *Computing Surveys*, Vol.18, No.1, pp.39– 65 (1986).
- 11) Muramatsu, T., Shichiku, R.T., Miyata, S. and Nishikawa, H.: Super-Integrated Data-Driven Processors Realizing Hyper-Distributed System Environment, Proc. 1998 Int. Conf. on Parallel and Distributed Processing Techniques and Applications, pp.461–468 (1998).

(平成 13 年 2 月 9 日受付)(平成 13 年 5 月 24 日採録)



浦田 卓治(正会員)

平成7年筑波大学第三学群情報学 類卒業.平成12年同大学大学院博士 課程工学研究科単位取得後退学.同 年,シャープ(株)入社.現在,同 社IC開発本部ネットワークシステ

ム LSI 開発センターにて,データ駆動型プロセッサの 設計開発に従事.電子情報通信学会,IEEE 各会員.



会員.

榑林 亮介(学生会員)
 平成10年筑波大学第三学群情報
 学類卒業.現在,同大学大学院博士
 課程工学研究科在学中.データ駆動
 プロセッサアーキテクチャの研究に
 従事.電子情報通信学会,IEEE 各



西川 博昭(正会員) 昭和 51 年大阪大学工学部電子工 学科卒業.昭和 59 年同大学大学院 工学研究科博士課程修了.工学博士. 日本学術振興会奨励研究員,大阪大 学助手,講師,筑波大学助教授を経

て,現在,筑波大学電子・情報工学系教授.平成6年7 月~7年8月,平成10年4月~5月 MIT 招聘研究員, 平成10年3月~4月 USC 招聘教授.データ駆動型超 分散システムとその仕様記述環境等の研究に従事.昭 和61年度高柳賞受賞.電子情報通信学会,IEEE 各 会員.

Aug. 2001

144