ストライドアクセスの階層構造に着目したフェーズ検出

• Item type: SIG Technical Reports(1)
• 公開日: 2017-03-02
• タイトル: ストライドアクセスの階層構造に着目したフェーズ検出
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: プロセッサとメモリ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学
• 著者所属: 東京大学
• 著者所属: 東京大学
• 著者所属: 東京大学
• 著者所属(英): en
• 著者所属(英): The University of Tokyo
• 著者所属(英): en
• 著者所属(英): The University of Tokyo
• 著者所属(英): en
• 著者所属(英): The University of Tokyo
• 著者所属(英): en
• 著者所属(英): The University of Tokyo
• 著者名: 渋江, 陽人; 野村, 隼人; 入江, 英嗣; 坂井, 修一
• 著者名(英): Akito, Shibue; Hayato, Nomura; Hidetsugu, Irie; Shuichi, Sakai
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: プログラム実行は異なる傾向を持つ複数の 「フェーズ」 に分割できることが知られている．フェーズ検出はシミュレーションポイントの検出からマイクロアーキテクチャの適応制御まで，静的 ・ 動的双方の面でプロセッサの効率化に有用である．しかしながら，キャッシュの解析や適応制御においては，他の解析において広く用いられてきたフェーズ検出手法は精度が不十分であり，活用が進んでこなかった．本論文ではメモリの大域的なアクセスパターンを基にフェーズ検出を行う手法を提案し，フェーズ検出をキャッシュ最適化用途に利用可能なことを明らかにする．提案手法および従来手法についてキャッシュヒット率が変化する箇所の検出精度を比較したところ，スレットスコアにおいて従来手法よりも平均 0.20，最大 0.87 高いスコアが得られ，提案手法の有効性が示された．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2017-SLDM-179, 号 2, p. 1-6, 発行日 2017-03-02
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会