メモリアクセス命令の実行回数とアドレスを利用した GPUプログラムのデータレイアウト自動最適化

中井 裕登^{1,a)} 大野 和彦^{1,b)}

概要:GPUは多数のスレッドを並列に実行できるが,高速化にはハードウェアの特性を意識したコーディ ングが求められる.特にメモリ上のデータレイアウトは,プログラムの性能への影響が大きく最適化が必 要であるため,本研究ではプログラムに最適なデータレイアウトへの自動変換手法を提案する.本手法で は、動的解析によってカーネル関数におけるメモリアクセス命令のアクセス先のアドレスと実行回数を収 集する.このアドレスを用いて各命令におけるコアレシングアクセスの有無を判定し,レイアウト変換の ための重みを決定した.また,実行回数を用いてその重みの補正と構造体メンバのクラスタリングを行っ た.実アプリケーション1本とベンチマーク3本を用いた評価の結果,一般的な高速化手法である SoA へ の変換と比較して最大1.60 倍の高速化を達成した.

キーワード: CUDA, GPU, データレイアウト

1. はじめに

グラフィックス処理用プロセッサである GPU に汎用的 な演算を行わせる GPGPU[1] は、CPU 以上の計算性能を 発揮することもあり、近年、期待が高まっている. GPU は 多数のスレッドを並列に実行できるが、高速化にはハード ウェアの特性を意識したコーディングが求められる [2].

メモリ上のデータレイアウトは、プログラムの性能への 影響が大きいため最適化が必要である.さらに、一般に データ構造はプログラマにとってプログラムの理解が容易 となるように記述されるため、メモリアクセスの時間的局 所性が考慮されていない場合がある.しかし、プログラマ が最適なレイアウトを見つけることは困難であり、自動最 適化が望まれている.

メモリ上のデータレイアウトの最適化に必要な情報を収 集する方法として静的解析と動的解析がある.静的解析を 用いる場合,特定のプログラムに対して最適なレイアウト を決定できない可能性がある.例えば,間接参照を用いる ものや,実行時の条件分岐によって配列の添え字式の値が 変わるプログラムは実行するまでメモリアクセスパターン が不明である.

そのようなプログラムへの解析の対応と高速化を目的と

して、本研究では、GPU上の処理を記述したカーネル関数におけるメモリアクセス命令の実行回数とアクセス先の アドレスを利用したデータレイアウトの自動最適化手法を 提案する.我々の手法では動的解析によって実行回数とア ドレスを取得し、これらを用いて各命令におけるコアレシ ングアクセスの有無を判定し、レイアウト変換のための重 みを決定する.ただし、提案手法は構造体の配列を用いた GPUプログラムを対象としている.実アプリケーション 1本とベンチマーク3本を用いた評価の結果、一般的な高 速化手法である SoA への変換と比較して最大 1.60 倍の高 速化を達成した.

以降,まず2章で研究の背景を示し,続く3章でGPU プログラムにおけるデータレイアウト及びメモリアクセス の自動最適化に関する関連研究を紹介する.そして,4章 で提案手法の概要を示す.その後,5章と6章で手法を示 し,7章で評価の結果を示す.最後に,8章で本論文をま とめる.

2. 背景

2.1 GPU

GPU は演算を行うコアを大量に搭載し多数の処理を並 列に実行できる. GPU ではコア数を超えるスレッドを生 成でき,これらの大量のスレッドは 32 スレッド単位で分 割され,管理・実行される. この 32 スレッドのグループ を ワープという. ワープ内の 32 スレッドは同じ命令を実

¹ 三重大学

Mie University

a) nakai@cs.info.mie-u.ac.jp

^{b)} ohno@cs.info.mie-u.ac.jp

IPSJ SIG Technical Report

struct AOS{	struct SOA{	
int x, y, z;	<pre>int x[N], y[N], z[N];</pre>	
<pre>}aos[N];</pre>	}soa;	
図 1	AoS と SoA の定義	

行 する SIMD 型の並列処理を行う.

GPU はキャッシュを搭載した階層型のメモリアーキテ クチャを採用している.デバイスメモリへのアクセスは L2 キャッシュのラインサイズである 128byte 単位で行われ る.以後,本論文におけるキャッシュとは L2 キャッシュを 指すものとする.ワープ内のスレッドが同時に同一キャッ シュライン上のデータにアクセスすれば,複数のデータ転 送を一度のデバイスメモリへのアクセスで行える.このよ うなアクセスをコアレシングアクセスという.また,同一 ライン内のデータに対して,時間的局所性のあるアクセス を行えば,キャッシュメモリ上にデータが存在するので高 速にアクセスできる.

2.2 CUDA

CUDA は NVIDIA 社より提供されている GPGPU 用の SDK であり、C 言語を拡張した文法とライブラリ関数を用 いて GPU プログラムを開発できる. CUDA では低レベル なコーディングがサポートされており、データアクセスや スレッドマッピングの最適化など、GPU アーキテクチャ を意識したプログラミングによるチューニングが可能で ある.

2.3 AoS & SoA

構造体の配列 (Array Of Structure) と配列の構造体 SoA(Structure Of Array)の定義例を図1に示す.また, このときメモリ上では図2のように配置される.以下で は、構造体の配列をAoS,配列の構造体をSoAと表記す る.各スレッドが配列の各要素を処理対象としており各メ ンバを参照したときのアクセス先は、図2の網掛部分に なる.この性質により、連続した領域へ同一ワープ内のス レッドがアクセスするとコアレシングアクセスの効果が大 きくなる.しかし図2のようにAoSの特定メンバを一斉 にアクセスすると、不連続領域へのアクセスとなる.そこ で、AoSをSoAに変換することで連続した領域へのアク セスとなり、このようなメモリアクセスを高速化できる. だが、メモリアクセスパターンによってはAoSの方が高速 となることもあるため、プログラムに適したレイアウトを 選択する必要がある.

2.4 Array-of-Structure-of-TiledArrays(ASTA)

Sung ら [3] は、一般に高速とされる SoA に代わるレイ アウトとしてタイル化 AoS(ASTA) への変換手法を提案し た. 定義の例を図 3 に示す. また、このときメモリ上では



図 4 ASTA のメモリ上の配置

図4のように配置される.このレイアウトは各構造体メ ンバがタイル数ずつ配置されることが特徴である.図4は タイル数を4にしたときの例である.このタイル数によっ て性能が変わるため、プログラムに適したタイル数を設定 する必要がある.これにより、AoSが持つ空間的局所性へ の優位性とSoAが持つ連続アクセスによる優位性を両立 している.しかし、Sungら[3]、Koflerら[4]のNVIDIA GPUを用いた評価ではSoAと同程度の性能となっており、 AoS、SoAより優れるとはいえない.

2.5 構造体のアライメントによる最適化

GPU の各コアによるデバイスメモリへの書き込み,読 み出しは、1,2,4,8,16byte 単位でのアクセス命令のいずれ かにより実行される.デバイスメモリへの 4byte 変数の書 き込みは、4byte 単位の書き込み命令によって実行される. 4byte メンバを2個以上持つような構造体の値のデバイス メモリへの書き込みも、4byte 単位の書き込み命令を2回 実行する.このとき、8byte や16byte 単位の書き込み命令 によって複数のメンバの書き込みや読み出しを1度の命令 で実行するためには、構造体をアライメントする必要があ る.CUDA プログラミングでは構造体のアライメントを サポートしており、__align__キーワードによって適用でき る.アライメント後の構造体の配列を図5に示す.

構造体のアライメントにより,構造体変数への書き込 み・読み出しが効率よく行われる.たとえば,4byteのメ ンバを4個持つ構造体を16byteでアライメントした場合, デバイスメモリへの書き込みは16byte書き込み命令1回 で実行される.4byteのメンバを7つ持つ構造体を16byte でアライメントした場合,16byte単位の書き込み1回, 8byte単位の書き込み1回,4byteの書き込み1回によっ て実行される.このようにアライメントにより複数ワード の書き込みまたは読み出しを1命令で実行することによ **IPSJ SIG Technical Report**



図5 アライメントを適用した構造体のメモリ上の配置

り、アクセスを効率化できる.

また,複数ワードアクセスを用いたアクセス効率化は変 数への代入・参照単位でしか行われない。たとえば構造体 型同士の代入を記述した場合、全メンバのコピーは複数 ワードアクセスを組み合わせて最適化したコードが生成さ れるが、個々のメンバ同士の代入を複数記述した場合、そ れらのメンバがメモリ上で連続配置されていても、このよ うな最適化は適用されない.

3. 関連研究

GPU プログラムを対象として、メモリ上のデータレ イアウトを自動最適化する研究がある. Kofler ら [4] は、 OpenCL(Open Computing Lan-guage) で記述された GPU コードのデータレイアウトを自動最適化するために Kernel Data Layout Graph (KDLG) を定義し、それを用いた手 法を提案している. この既存手法ではメモリアクセスの局 所性を表す KDLG を生成するために、静的解析により必 要な情報を取得する. そして、デバイスの L1 キャッシュ サイズを基に KDLG を用いた構造体メンバのクラスタリ ングとレイアウトの決定を行い、GPU コードの自動変換 を行う.

Weber ら [5] は静的解析と経験的解析のいずれかを使用 して GPU コードを最適化する MATOG フレームワークを 開発した. この既存手法では AoS, SoA, AoSoA をサポー トし,最適なレイアウトを選択する決定木を構築する.

これらの静的解析を用いた手法に対して,Fauzia ら [6] は動的解析を用いたメモリアクセス最適化フレームワーク を開発した.解析によって各メモリアクセス命令のアクセ ス先のアドレスを取得し,アドレスが連続していればコア レシング,そうでなければ非コアレシングという特徴付け を行った.そして,非コアレシング命令がアクセスする配 列の添え字式を書き換えることで,コアレシングアクセス の効果を向上させた.しかし,データレイアウトの変更は 実装していない.

上記のデータレイアウト最適化の研究では、AoS, SoA, AoSoA の中からレイアウト選択している.しかし、これ ら以外にも有用なレイアウトは存在する. Mei ら [7] は, IDW 補間の高速化として、AoS, SoA, AoSoA, アライメ ントされた AoS(AoS-align) などでの評価を行った.この



図6 提案手法の流れ

表1 動的解析によって収集する情報		
instID	各命令を識別する	
warpID	各命令を実行したワープを識別する	
threadID	各命令を実行したスレッドを識別する	
addr	各命令のアクセス先のアドレスを示す	
kernelID	各命令が実行されたカーネルを識別する	
loopID	各命令が実行されたループを識別する	

中で AoS-align は AoS, SoA の両方と比べて高い性能を発 揮した.本研究では SoA と AoS-align の中から最適化レ イアウトを決定する. AoS-align については,アライメン トの効果を高めるために構造体メンバのクラスタリングを 行う.

4. 提案手法の概要

図 6 に提案手法における処理の流れを示す.本手法は 動的解析,静的解析,レイアウト選択,クラスタリングの 4 フェーズを持つ. AoS で書かれた CUDA コードを入力 とし,その入力に対して動的解析と静的解析を行う.動的 解析によって取得する各カーネル関数でのメモリアクセス 命令の実行回数とアクセス先のアドレスを用いて AoS と SoA のどちらがプログラムに適しているか判定する.この 判定結果が AoS の際は静的解析と動的解析で取得したデー タを用いてフィールドアクセス木を生成する.そして,そ れを基に構造体メンバのクラスタリングを行う.

5. 動的解析結果を用いたレイアウト選択

データレイアウト最適化のためにカーネル関数での各メ モリアクセス命令のアクセスパターンを判定する必要が ある.そこで,Fauziaら[6]が用いた動的解析手法を拡張 し,実行時に表1に示す情報を出力する.この addr を参 照することでアクセス先のアドレスを,同じ instID を持 つ uniqueID をカウントすることで実行回数を取得する. これらを用いることで AoS と SoA のどちらが適している かを判定する.kernelID, loopID はフィールドアクセス 木の Count を決定する際に用いる (6.1 節).図7に動的解 析結果例の一部を示す.

Vol.2017-HPC-158 No.29 2017/3/10



IPSJ SIG Technical Report



シュ効率が良いためである. 例を図 10 に示す. 図 11 に分類アルゴリズムを示す. 2 行目から 24 行目で は全 uniqueID を走査し、各命令における同一キャッシュ ライン上のデータにアクセスする同一ワープ内のスレッ ド数であるコアレシングスレッド数をカウントする.4行 目と5行目でアクセス先が同一キャッシュライン上とな るアドレスの範囲を決定する.キャッシュラインサイズは 128byte であるため、128 を足し合わせている. 6 行目から 17 行目では同じ命令を実行する同一ワープ内のスレッドの アクセス先のアドレスについて処理する.7行目で対象と なるアドレスが同一キャッシュラインサイズ上にあるか判 定し、真となる場合は8行目でコアレシングスレッド数に 1を加算する.9行目で対象となる2つのアドレスが同じで あるか判定し、真となる場合は ShareCoaless であるため、 8行目で判定用変数に1を代入する.13行目の offset は while ループ内で処理した uniqueID の数をカウントして いる.また、15行目では各命令の実行回数をカウントして いる. 一度 while ループで処理した uniqueID を以降の for ループで処理しないようにするため、16 行目で uniqueID に offset を足し合わせ, for ループでの処理対象を調節し ている.プログラムではループなどで同じ命令が複数回実 行される場合がある. そこで, 18 行目から 19 行目で平均 を求め、それを 5.2 節以降の重み補正で用いるコアレシン グスレッド数としている.そして、21行目以降で、平均コ アレシングスレッド数が0ならば UnCoaless, 1以上なら Coaless,同じアドレスに複数のスレッドがアクセスしてい る (share[instID]=1) 場合は ShareCoaless に分類する.

図 7 に分類したものが図 12 である. 各命令について AoSのアクセス性能が SoA より優れる UnCoaless と Share-Coaless には重み $w_1 \varepsilon$, SoA に劣る Coaless には重み $w_2 \varepsilon$ 設定する. 以後,本論文においては $w_1 = 1$, $w_2 = -1$ としている. さらに,2 種類の補正を重みに適用すること で命令の実行回数やコアレシングアクセスの効果を加味し たレイアウト選択を行う.



SoA



図 9 Coaless での AoS と SoA

5.1 アクセス先のアドレスを用いた重み付け

各命令について、アドレスを参照し、UnCoaless、Coaless、 ShareCoaless の3種類へ分類した. これらの分類はそれぞ れ以下のように定義する.

• UnCoaless

同一ワープ内の1スレッドのみが同一キャッシュラ イン上のデータにアクセスしている状態を指す.この とき,AoSはSoAよりメモリアクセス性能が高くな る.これはAoSとSoAは共にコアレシングにならな いが,AoSはSoAよりキャッシュ効率が良いためで ある.例を図8に示す.

• Coaless

同一ワープの複数スレッドが同一キャッシュライン上 のデータにアクセスしている状態を指す.このとき, SoA は AoS よりメモリアクセス性能が高くなる.こ れは SoA は連続アクセスになるが AoS は連続アクセ スにならないためである.例を図9に示す.

• ShareCoaless

同一ワープ内の複数スレッドが同じアドレスにアクセ スしている状態を指す. このとき, AoS は SoA よりメ

情報処理学会研究報告

IPSJ SIG Technical Report

1:入力:動的解析結果 2: for 全 uniqueID do 3: $\texttt{offset} \ \leftarrow \ \texttt{1}$ $min_range \leftarrow addr[uniqueID]$ 4: $max_range \leftarrow addr[uniqueID] + 128$ 5:while instID[uniqueID] = instID[uniqueID+offset] 6: warpID[uniqueID] = warpID[uniqueID + offset] & do 7: if addr[uniqueID+offset] \geq min_range & addr[uniqueID + offset] \leq max_range then 8: $threadNUM[instID] \leftarrow threadNUM[instID] + 1$ if addr[uniqueID] = addr[uniqueID + offset] 9: then 10: share[instID] \leftarrow 1 11: end if 12:end if 13: $offset \leftarrow offset + 1$ 14:end while 15:16:uniqueID \leftarrow uniqueID + offset 17: end for 18: for 全 instID do 19: threadNUM[instID] 20: end for 21: for \neq instID do 22: if threadNUM[instID] = 0 then $class[instID] \leftarrow UnCoaless$ 23: else if threadNUM[instID] > 0 then 24:25: $class[instID] \leftarrow Coaless$ 26:else if share[instID] > 0 then $class[instID] \leftarrow ShareCoaless$ 27:28: end if 29: end for

図 11 分類アルゴリズム

5.2 コアレシングスレッド数による補正

Coaless に関しては、コアレシングスレッド数によって AoS と SoA の性能差が変わるため、式 (1) によって補正す る. n はコアレシングスレッド数を指す. 例えば、図 11 の instID 0 はコアレシングスレッド数が 11 なので式 (1) より、重みは $w_2 \times 11 / 32 = -0.34$ に補正される.

5.3 実行回数を用いた重みの補正

5.2 節で重みの補正を行った各命令に対して,実行回数 を掛けることで実行回数に応じた補正を行う.例えば,図 11の instID 0 は実行回数が 800 なので 5.2 節で補正され た重みはさらに -0.34 × 800 = -272 に補正される.



図 13 フィールドアクセス木

補正を行った各命令の重みの総和を取り、それが正であれば AoS を、負であれば SoA が適したレイアウトとして選択される.例では総和が正となるため AoS が選択される.

クラスタリングによるアライメント効果の 向上

レイアウト選択フェーズで AoS が選択された際は構造 体メンバに対してクラスタリングを行う. プログラム実行 時の時間的局所性はコード上の局所性と相関がある. そこ で、本研究では動的解析で取得した実行時間と、静的解析 で取得したコード上の局所性を基に構造体メンバをクラ スタリングする.構造体のサイズやメンバの組み合わせに よってアライメントの効果は変化する. そこで、アライメ ントの効果が高くなるように、これらの点に注目する.

6.1 フィールドアクセス木

本手法で用いるフィールドアクセス木の構造を図 13 に 示す.これは各カーネル関数において構造体メンバへのア クセスが発生するループとその回数を表し、これを参照す ることでアクセス頻度を基にしたクラスタリングを行う.

フィールドアクセス木は3階層で構成される.Kernel 階層のノードはコード上の各カーネル関数を表す.Loop 階 層のノードは親ノードのカーネル内のループを表し,Count を持つ.このCountの値として動的解析で取得した実行 回数を用いる.このとき,どのカーネル,ループにおける 実行回数であるかを判別するために動的解析で取得した kernelID, loopIDを使用する.Field 階層は親ノードの ループ内でアクセスされる構造体メンバを示す.同じ親 ノードを持つField はコード上での局所性が高いことか ら,同じクラスタにすることでキャッシュヒット率の向上 が期待できる.



6.2 アクセス木を用いたクラスタリング

以下の手順でクラスタリングを行う.

- (1)木の生成
 全カーネルを静的解析し、その結果と実行回数を基に
 フィールドアクセス木を作成する.
- (2) カーネル内統合
 木を走査し,同一カーネル内で Count が同じ Loop ノー
 ド以下を統合する.
- (3) カーネル間統合

異なるカーネル間で共通する Field ノードを持ち,且 つ Count が同じ Loop ノード以下を統合する.このと き,アライメントの効果が高くなるように,Loop ノー ドが持つ Field ノードの合計サイズが 16byte の倍数 になるように調整する.

(4)変換 変形された木を基に、構造体を書き換える.統合が完 了した時点で同じ親ノードを持つFieldノードは同一 構造体のメンバとする.

図 14 の構造体を持つプログラムに対して手順1を適用 すると図 15 のアクセス木を得る. 続いて手順2を適用す ると図 16, 手順3を適用すると図 17 のアクセス木にな る. 最後に手順4を適用すると,図 18 の構造体定義が得 られる.

7. 評価

7.1 評価プログラムと実行環境

実アプリケーションである SPH 法によるダム崩壊シミュ レーション [8] と、ベンチマークである IDW[7], Rodinia benchmark[9][10] の cfd と particle filter を評価プログラム として、提案手法で最適化されたレイアウトと既存のレイ





```
図 17 カーネル間統合後のフィールドアクセス木
```

<pre>structalign(16) St1{</pre>	<pre>structalign(16) St2{</pre>
float vx, vy, vz;	float ax, ay, az;
float px, py, pz;	};
float prs, dns;	
};	

図 18 クラスタリング後の構造体

アウトを用いたときの実行速度を計測した. SPH は構造 体配列の添え字式に間接参照が用いられているため,実行 前にアクセス先を予測することは不可能である. cfd は添 え字式が多項式であるため,実行前にアクセス先を予測す ることは困難である. particle filter の構造体配列の添え字 式は単項式だが,変数の値が条件分岐によって変化する. これらのことから, SPH, cfd, particle filter については静 的解析によるメモリアクセスパターンの判定は困難である と考えられる.

評価は Intel Core i7-930, メモリ 6GB, Tesla K20c と Intel Xeon CPU E5-1620, メモリ 16GB, GeForce GTX980 を搭載したそれぞれの計算機で行った. Tesla K20c は Kepler 世代アーキテクチャ, GeForce GTX980 は Kepler の 次世代となる Maxwell 世代アーキテクチャを採用してい る [11][12].

7.2 性能評価

AoS と SoA, 提案手法で最適化されたレイアウトによ る性能評価を行った. それぞれの評価プログラムの実行時

情報処理学会研究報告

IPSJ SIG Technical Report





図 19 最適化による速度向上率 (GeForce GTX980)



間を各環境で計測し, SoA に対する各レイアウトの速度 向上率を図 19, 図 20 に示す. GeForce GTX980 を用い た場合,提案手法によって最大 1.33 倍の高速化を達成し た. Tesla K20c を用いた場合は,最大 1.60 倍の高速化と なった.

レイアウト選択フェーズでは SPH, IDW, particle filter は AoS が, cfd は SoA が選択された.評価結果から提案手 法により SPH, IDW, cfd を最適なレイアウトへ変換でき たことがわかる. Particle filter については最適なレイアウ トに変換できなかった.これは,レイアウトのメモリアク セス性能はメモリアクセス命令だけでなく計算命令による 影響も受けるからであると考えられる.負荷の大きな計算 命令がある場合は,その直前のメモリアクセス時間は隠蔽 されてしまう.しかし,最適なレイアウトに対する性能差 はわずかであり,本手法では安定した効果が得られること を示している.

また,間接参照や多項式によるアクセスを行う SPH と cfd に対して適切なレイアウトを選択できていることから, 動的解析は複雑なメモリアクセスを行うプログラムに対し て有効であるといえる.

8. まとめ

本研究では AoS で書かれた CUDA コードのデータレイ アウトを自動で最適化することを目的として,動的解析に よるレイアウト選択とクラスタリングによるアライメント の効果向上を提案し,実装ならびに性能評価を行った.本 手法では,コアレシングアクセスとなる場合でも AoS が SoA より高速となるパターンがあることに注目し,それを 動的解析によって検出した.これによってメモリアクセス 命令の分類を増やすことで,コアレシングアクセスとなる パターンを AoS が高速となるものと SoA が高速になるも のへ分類することが可能になった.そして,それを基に重 み付け,重み補正をすることで適切なレイアウト選択が可 能となった.

その結果, 実アプリ1本とベンチマーク3本の計4本 の内3本に対して最適なレイアウトへの変換ができた.また,一般的な高速化手法であるSoAへの変換と比較して Kepler 世代のGPU Tesla K20c では最大1.60倍, Maxwell 世代のGPU GeForce 980 では最大1.33倍の高速化を達成 した.

今後の課題として、レイアウト選択精度の向上と SoA が 選択された際の更なる高速化が挙げられる. 配列の添え字 を書き換えることで SoA の性能を向上させることが可能 であるため、本手法による効果の増大が期待できる.

参考文献

- [1] GPGPU.org: General-Purpose computation on Graphics Processing Units,
- 入手先 (http://www.gpgpu.org/) (参照 2017-02-05) [2] NVIDIA Developer CUDA Zone,
- 入手先 (http://developer.nvidia.com/category/zone/cudazone), (参照 2017-02-05)
- [3] Sung, I-Jui, Geng Daniel Liu, Wen-Mei W. Hwu.: DL: A data layout transformation system for heterogeneous computing, Innovative Parallel Computing (InPar), 2012
- [4] Kofler, Klaus, Biagio Cosenza, Thomas Fahringer.: Automatic data layout optimizations for gpus, European Conference on Parallel Processing, 2015.
- [5] Weber, Nicolas, Sandra C. Amend, Michael Goesele.: Guided profiling for auto-tuning array layouts on G-PUs, Proceedings of the 6th International Workshop on Performance Modeling, Benchmarking, and Simulation of High Performance Computing Systems, 2015.
- [6] Fauzia, Naznin, Louis-Nol Pouchet, P. Sadayappan.: Characterizing and enhancing global memory data coalescing on GPUs, Proceedings of the 13th Annual IEEE/ACM International Symposium on Code Generation and Optimization, 2015
- [7] Mei, Gang, and Hong Tian.: Impact of data layouts on the efficiency of GPU-accelerated IDW interpolation, SpringerPlus 5.1, 2016
- [8] 高田貴正,大野和彦.: データレイアウト最適化による GPU 用粒子法プログラムの改良,研究報告ハイパフォー マンスコンピューティング (HPC) 2016.46,pp1-7,2016
- [9] S. Che, M. Boyer, J. Meng, D. Tarjan, J. Sheaffer, S.-H. Lee, K. Skadron.: *Rodinia: A benchmark suite for heterogeneous computing*, In IISWC, pages 4454. IEEE, 2009
- [10] S. Che, J. Sheaffer, M. Boyer, L. Szafaryn, L. Wang, K. Skadron.: A characterization of the rodinia benchmark suite with comparison to contemporary cmp workloads,

In IISWC,pages 111. IEEE, 2010

- [11] NVIDIA.: NVIDIA Kepler GK110 Architecture Whitepaper. 入手先 (http://www.nvidia.com/content/PDF/kepler/ NVIDIA-Kepler-GK110-Architecture-Whitepaper.pdf), (参照 2017-02-05)
- [12] NVIDIA.: NVIDIA GeForce GTX980.
 入手先 (http://international.download.nvidia.com/geforce-com/ international/pdfs/GeForce_GTX_980_Whitepaper_FINAL.PDF), (参照 2017-02-05)