# OpenACCを用いたICCG法ソルバーのPascal GPUにお ける性能評価

星野 哲也1 大島 聡史1 塙 敏博1 中島 研吾1 伊田 明宏1

概要:不完全コレスキー分解前処理付き共役勾配法(ICCG 法)は、疎行列連立一次方程式の解法として、 科学技術計算において広く使用されている.ICCG 法はデータ依存性を有する計算過程を含むため、並列 計算を行うためには多色順序付け等により並列性を抽出する必要があるが、最適な色付け手法・行列格納 形式は、実行する並列計算デバイスにより大きく異なることが知られている.本研究では、OpenACCを 用いて ICCG 法ソルバーを並列化し、NVIDIA 社の最新の Pascal 世代の GPU (P100)向けの最適化・性 能評価を実施し、同世代のメニーコアプロセッサである Intel Xeon Phi (Knights Landing)等と比較評価 を行なった結果について報告する.

## 1. はじめに

スーパーコンピュータシステムの構築・運用において、今 日最も重要視される要素の一つが消費電力あたりの演算性 能である。消費電力あたりの演算性能を高めるための要素 技術として注目されているのが, GPUや Intel Xeon Phiな どに代表されるメニーコアプロセッサである。その証左と して、スーパーコンピュータシステムの電力あたりの性能 を競うランキングである Green500 List[1] の最新版 (2016 年 11 月) において, Top 10 にランキングされたシステム 全てがメニーコアプロセッサを利用している.中でも本稿 で評価を行う NVIDIA 社の Tesla P100 GPU を使ったシ ステムが同リストの1,2位にランキングされており,Top 10 中 5 システムは Intel Xeon Phi (Knights Landing[2], 以 下 KNL) を用いたシステムである. 従ってメニーコアプロ セッサに適した計算手法の開発は喫緊の課題であり,本研 究では最新のメニーコアプロセッサにおける性能特性の評 価・適した計算手法の開発を目的としている.

本研究では評価対象として、疎行列連立一次方程式の解 法として科学技術計算において広く使用されている、不完 全コレスキー分解前処理付き共役勾配法(Preconditioned Conjugate Gradient Method by Incomplete Cholesky Factorization, ICCG 法)ソルバーを用いる. これまでの研究 で我々は、種々のプロセッサにおいて ICCG 法の最適化・性 能評価を行なっている. [3] では、NVIDIA GPU (Kepler), Intel Xeon Phi (Knights Corner) を含む種々のプロセッサ

<sup>1</sup> 東京大学情報基盤センター Information Technology Center, The University of Tokyo を用い、並列性を抽出するための多色順序付け手法(MC・ RCM・CM-RCM) [4]、疎行列格納手法(CRS・ELL)の 評価を行なった. [5] においては、CM-RCM による多色順 序付けをベースとし、ELL 行列格納手法のメニーコアプロ セッサ向けの拡張を行い、さらに [6] では、SIMD 並列性に 優れる疎行列格納形式である SELL-C- $\sigma$ [7] 法を ICCG 法 ソルバーに適用し、KNL での性能改善を達成した. これ らの研究が示す通り、疎行列格納形式は性能に大きく影響 を与え、また有効な格納形式は実行するプロセッサによっ て異なる.

本稿では、NVIDIA 社の最新の Pascal 世代の GPU で ある P100 向けの最適化・性能評価を実施し、同世代のメ ニーコアプロセッサである KNL 等と比較評価を行なった. その結果、ELL 形式の拡張である Sliced-ELL、SELL-*C-σ* は P100 においても有効な疎行列格納形式であることが確 認された.一方で、P100 と KNL の SIMD 長の違いなどか ら、P100 では SELL-64-1 形式、KNL では SELL-8-1 形式 が最適であるなど、最適なパラメータは異なることを確認 した.またプロセッサ同士の比較から、P100・KNL にお いては十分な性能を得られていないことを確認したため、 その原因調査、解決策の模索を行なった結果について報告 する.

# 2. 対象アプリケーション

本稿で対象とするアプリケーションは、図1に示す三次 元領域を以下のポアソン方程式を解くものである:

$$\Delta \phi = \frac{\partial^2 \phi}{\partial x^2} + \frac{\partial^2 \phi}{\partial y^2} + \frac{\partial^2 \phi}{\partial z^2} = f \tag{1}$$



図1 三次元ポアソン方程式ソルバーの解析対象. 差分格子の各メッシュは直方体(辺の長さは ΔX, ΔY, ΔZ), X, Y, Z 各方向のメッシュ数は NX, NY, NZ.

$$\phi = 0@z = z_{max} \tag{2}$$

対象領域は規則正しい差分格子によってメッシュ分割さ れているが、プログラム中では一般性を持たせるために、 有限体積法に基づき非構造格子型のデータとして取り扱 う.図1における任意のメッシュ*i*の各面(6面)を通過す るフラックスは、式(1)より導かれる以下の式(3)によっ て表される:

$$\left[\sum_{k=1}^{6} \frac{S_{ik}}{d_{ik}}\right] \phi - \left[\sum_{k=1}^{6} \frac{S_{ik}}{d_{ik}} \phi_k\right] = +V_i f_i \qquad (3)$$

ここで、 $S_{ik}$ :メッシュ i と隣接メッシュ k 間の表面積,  $d_{ik}$ : メッシュ *i*-*k* 重心間の距離,  $V_i$ :メッシュ *i* の体積,  $f_i$ :メッ シュiの体積あたりフラックスである。この式は各メッ シュiについて成立するため、全メッシュ数をNとすると、 境界条件と N 個の方程式を連立させた,連立一次方程式 [*A*] {φ} = {b} を解くことにより解を得る.式 (3) の左辺第 一項は [A] の対角項, 第二項は非対角項, 右辺は {b} に対 応する.各メッシュ i に対応する非対角成分数は最大6個 であるので,係数行列 [A] は疎 (sparse) な行列である.係 数行列 [A] は対称かつ正定 (Symmetric Positive Definite, SPD) であるため, 前処理付き共役勾配法 (Preconditioned Conjugate Gradient Method) を適用する。前処理手法と しては,対称行列向けに広く使用されている不完全コレス キー分解 (Incomplete Cholesky Factorization, IC) を使用 する. 本研究では, fill-in を考慮しない IC(0) を使用して いる. 不完全コレスキー分解を前処理手法とする共役勾配 法を ICCG 法と呼ぶが、ICCG 法では不完全コレスキー分 解生成時、前進代入、後退代入の計算過程でメモリへの書 き込みと参照が同時に生じる. そのためデータ依存性が発 生する可能があり、故にリオーダリングが必要である.

## 3. 計算機環境

#### 3.1 概要

本研究において使用した 4 種類の計算環境を表 1 に示す. P100[8] は NVIDIA Tesla シリーズの最新世代 (Pascal) で あり, K20 は Kepler 世代の GPU である. KNL は Intel Xeon Phi シリーズの最新世代 (Knights Landing) であり, BDW は Intel Xeon シリーズの最新世代 (Broadwell-EP) である。また、K20 は東京工業大学学術国際センターの 運用する TSUBAME2.5[9] の 1GPU, KNL は最先端共同 HPC 基盤施設 (JCAHPC) の運用する Oakforest-PACS[10] の1ノード, BDW は東京大学情報基盤センターの運用す る Reedbush-U[11] システムの1 ソケットを用いている. 表1中のメモリバンド幅性能は, [12] より取得したベンチ マークプログラム (OpenMP 並列) の Stream Triad の実 測値を示している。KNL・BDW では取得したベンチマー クプログラムをそのまま使用しているが、P100・K20 では 独自に OpenACC による並列化を行なったベンチマークプ ログラムを用いた。表1に示した KNL は通常の DDR4 メ モリの他, 高速な三次元積層メモリ MCDRAM を搭載し ており、主記憶要領・メモリバンド幅性能は MCDRAM の ものである.また KNL のメモリモード・サブ NUMA ク ラスタリングモードは、それぞれ Flat・Quadrant モード (設定可能なモードの詳細は [6] 参照)を使用しており、本 稿における KNL での実行は全て同モードで行われたもの である.

表 1 計算環境概要

略称	P100	0 K20 KNL		BDW		
	NVIDIA	NVIDIA	Intel Xeon	Intel Xeon		
夕街	Tesla	Tesla	Phi 7250	E5-2695		
石你	P100-	K20Xm	(Knights	v4(Broad		
	PCIE		Landing)	well- $EP$ )		
動作用油粉	1.328	0.732	1.40	2.10		
到作用仅数	GHz	$\mathrm{GHz}$	GHz	GHz		
コア数	$3,\!584$	$2,\!688$	68	18		
理論演算	4,759	1,311.7	3,046.4	604.8		
性能	GFlops	GFlops	GFlops	GFlops		
主記憶容量	16 GB	6 GB	16 GB	128GB		
メモリバン	534	179	490	65.5		
ド幅性能	GB/sec	GB/sec	GB/sec	GB/sec		

## 3.2 P100の特徴

従来の NVIDIA 社の HPC 向け GPU (Tesla シリーズ) と比較し、P100 のハードウェア構成は以下の点で異なる.

- 三次元積層メモリ (HBM2) 採用による、メモリバンド 幅性能の向上
- 倍精度 AtomicAdd 演算のハードウェアサポート
- 半精度浮動小数点演算 (FP16) のハードウェアサポート
- NVLINK:チップ間接続の高速インタコネクトのサポート.ただし Tesla P100 SXM2 版のみの機能であり、本研究で用いた P100 ではサポートされておらず、本研究で用いた P100 は PCI-e Gen3 により CPU と接続されている。

本研究で対象とするアプリケーションはメモリバウンドな アプリケーションであるため,メモリバンド幅性能の向上

による効果が期待される.

## 4. 多色順序付け・疎行列格納形式

本章では,ICCG 法ソルバーの並列性を抽出するための 多色順序付け手法,疎行列の格納形式について説明する. なお,本稿において用いた色付け手法・疎行列格納手法は, [6] にて用いた手法と同様であり,新たな手法の提案は本稿 では目的としていない.そのため,それぞれの概要につい て簡単に述べる.

## 4.1 CM-RCM 法によるリオーダリング

ICCG 法の不完全コレスキー分解,前進代入,後退代入 は,同じアドレスへの書き込みと参照が同時に生じる可能 性のある,データ依存性のある計算過程である.このデー タ依存性を回避し並列性を抽出する手法として,色付けに よるリオーダリングが広く使用されている.本研究では[6] 同様,CM-RCM(k)法を使用する.図2はCM-RCM(k) 法による色付け,リオーダリングの例である.



図 2 CM-RCM(k) 法による色付けとリオーダリング. 左) 元の疎 行列のオーダリング,右) CM-RCM(4) 法によるリオーダリ ング.各色内の要素数は 16 でバランス.

CR-RCM(k) 法によるリオーダリングでは,同一の色に 属する要素は独立であり,並列に計算可能である.本稿で はさらに,色内の要素を各スレッドに振り分ける方法とし て,Coalesced 方式と Sequential 方式を用いる.Coalesced 方式は図 3 のように,色の順番に各要素を番号付した方法 である.Sequential 方式は図 4 のように,Coalesced 方式 に対して再番号付けを行い,同じスレッドで処理するデー タを連続に配置する方式である.

			Initial Vector				
	•						
Coloring	color=1	color=2	color=3	color=4	color=5		
+Ordering			*				
	color=1	color=2	color=3	color=4	color=5		
1	<mark>2 3 4 5 6</mark> 7 <mark>8</mark> 1	<mark>2</mark> 345 <mark>6</mark> 7 <mark>8</mark>	1 <mark>2</mark> 3 4 5 <mark>6</mark> 7 <mark>8</mark>	<mark>1</mark> 2345678	1 <mark>2</mark> 345 <mark>6</mark> 7 <mark>8</mark>		

図 3 8スレッドに対する要素の番号付方式. (Coalesced)





図 5 疎行列格納形式. (a) CRS, (b) ELL

#### 4.2 疎行列格納形式

疎行列計算においては係数行列の格納形式が性能に大 きく影響することが広く知られており、様々な格納形式 が提案されている.図5に示すように、Compressed Row Storage (CRS)形式は疎行列の非零成分のみを記憶する形 式であり、Ellpack-Itpack(ELL)形式は各行における非零 非対角成分数を最大非零非対角成分数に固定し、非零非対 角成分の存在しない部分を0係数とし計算する形式である.

また、不規則行列に ELL 形式を適用する際、0係数部 の計算を減らすためには、対象行列を非零非対角成分の 数の順に並び替え、ループ長を変化させつつ計算する方 法が考えられる.このような ELL の拡張形式として、複 数の配列を使用することでより効率的な計算を実施する、 Sliced-ELL 形式(図 6)がある.この Sliced-ELL (SELL) 形式をさらに SIMD プロセッサ向けに拡張した格納形式 が、SELL-C- $\sigma$ (図 6)である.C (chunk size) は計算を実 行する単位であり、 $\sigma$  (sorting scope) は疎行列の非零非対 角成分の分布によって決定されるパラメータである.本研 究においては、各色・各スレッドで処理する要素数がCで 割り切れるよう padding を行なっている.

## 5. 性能評価

#### 5.1 実施ケースの概要

本研究では、色付け手法として CM-RCM(k) 法を用い、 Coalesced・Sequential 方式による要素の番号付、CRS、 Sliced-ELL、SELL-*C*- $\sigma$ による疎行列格納方式を適用した. 実施ケースと略称の対応を表 2 に示す. なお、SELL-*C*- $\sigma$ のパラメータは、 $\sigma = 1$  であり、*C* は実験ごとに変更している. 要素数は NX=NY=NZ=128 (図 1)の総メッシュ数 2,097,152 である. 基本的に [6] で用いた実装をベースとし



図 6 疎行列格納形式. 左から CRS, ELL, Sliced-ELL, SELL-C- $\sigma$ (図は SELL-2-8) 形式.

略称	Numbering	疎行列格納形式 (図 5, 図 6)				
c-CRS		$\operatorname{CRS}$				
c-Sliced-ELL	Coalesced(図 3)	Sliced-ELL				
c-SELL- $C$ - $\sigma$		SELL- $C$ - $\sigma$				
s-CRS		CRS				
s-Sliced-ELL	Sequential $(\boxtimes 4)$	Sliced-ELL				
s-SELL- $C$ - $\sigma$		SELL- $C$ - $\sigma$				

表 2 実施ケース

ているが,作業用配列のローカル変数への置き換え,ルー プの融合などのコード上の最適化を一部に施している.さ らに6章で行う最適化の評価のために,一部の最適化はあ らかじめ取り除いている.そのため[6]において示した性 能と一致しない部分があるが,全体的な傾向は同様であり, 評価結果が矛盾しないことを確認している.

# 5.2 各プロセッサ向けの実装,環境設定

本稿では、P100・K20向けには OpenACC による実装 を、KNL・BDW 向けには OpenMP による実装を用いてい る.本節で用いる実装に関しては、OpenACC・OpenMP の指示文を無視すれば等価なプログラムとなる.以下では、 OpenACC・OpenMP それぞれによる実装ついての説明, 各プロセッサでの実行時の環境設定について説明する.

# 5.2.1 P100 · K20

P100・K20向けの実装としては、上述の通りOpenACC による並列化を施したプログラムを用いた.使用した指 示文は!\$acc data,!\$acc kernels,!\$acc loopの3種 である.!\$acc dataは、CPU側とは別のメモリ空間を持 つデバイス(ここではGPU)のメモリを管理するために 導入された指示文であり、OpenMPにはなかった概念で ある(OpenMP4.0以降の!\$omp target 指示文の map 指 示節が似た概念).!\$acc kernelsは、デバイス側で実行 すべき領域を指定するための指示文であり、OpenMPの !\$omp parallel指示文が似た概念である.!\$acc loop は、並列化すべきループを指定し、また並列化されたルー プ各要素のスレッドへのスケジューリング方法を指定する ための指示文であり、!\$omp do と似た指示文である.

図7に実際の実装例を示す.図7はOpenACC・OpenMP

```
!$acc data copy(... )
 1
       do itr = ... ! 収束判定ループ
2
3
           . . . .
          do ic= 2, NCOLORtot-1 ! 色ループ
4
    !$omp parallel do private(... )
 \mathbf{5}
    !$acc kernels async(0)
 6
    !$acc loop independent gang
 7
          do ip= 1, PEsmpTOT
 8
             ip1= (ip-1)*NCOLORtot + ic
 9
10
    !$omp simd
    !$acc loop independent vector
11
             do i= SMPindex(ip1-1)+1, SMPindex(ip1)
12
               ib0= i - SMPindex(ip1-1)
13
14
               VAL= W(i,Z)
15
             do k= 1, 3
               VAL= VAL - AL(ib0,k,ip1)
16
                       * W(itemL(ib0,k,ip1),Z)
17
        &
             enddo
18
               W(i,Z) = VAL * W(i,DD)
19
20
             enddo
^{21}
          enddo
22
    !$omp end parallel do
^{23}
    !$acc end kernels
^{24}
          enddo
25
           . . . .
       end do ! 収束判定ループ
26
27
    !$acc end data
```

図 7 前進後退代入部(実施ケース:表2s-Sliced-ELL)の OpenACC・OpenMP 実装. NCOLORtot:総色数, PEsmpTOT: 総スレッド数, SMPindex:各スレッドに属する総要素数, AL: 非零非対角成分, itemL:非零非対角成分の列番号, W(i,DD): 対角成分

の指示文が混在しているが,コンパイルの際に一方が 無視される.図7の1行目に現れる!\$acc dataにおい て,デバイス側で必要なデータの転送を行い,27行目の !\$acc end dataにてデータのコピーバックを行う.この データ転送は時間計測の外側で行なっており,従って今回 の計測時間中には含まれていない.

6行目から23行目までが!\$acc kernelsにより囲まれ、 デバイス側で実行される部分である.kernels指示文に付随するasync(0)指示節は、ホスト CPU 側とデバイス側 で非同期な実行を行うためのものであり、CUDA プログラ ミングにおけるストリームを制御するためのものである. async(0)がない場合、CPU はデバイス側の実行終了を待 ち、次の処理に進むが、今回の実装ではデバイス側の終了 を待つ必要はない.async(0)をつける場合、4行目のルー プにより、直前のカーネルが終了する前に次のカーネルに 到達し得るが、同じ async ID を持つカーネルは逐次に実 行されるため、カーネル間の依存性による問題は生じない. 一方、例えば5行目において async(ic) などとし、それぞ れのカーネルに独立の ID を指定すれば、全てのカーネル が同時に実行され得る.

7行目と11行目に現れる!**\$acc** loop により、ループの

各要素のスレッドへのスケジューリングを行なっている. independent 節はループが並列化可能であることを指示 する指示節であり、特に17行目のような間接参照がある プログラムでは必須となる. また gang, vector 指示節は 並列化を行う際の粒度を設定するためのパラメータであ る. GPU は複数のコアをストリーミングマルチプロセッサ (SM) と呼ばれる単位で管理している。例えば P100 は 56 の SM を持ち, その SM は 64 のコア (FP32 CUDA コア) を持つ構成であるため、スレッドも階層的に管理している. これに対し OpenACC は gang, worker, vector という 3 階層でスレッドを管理し, gang は worker の, worker は vector の集合である. つまり 8 行目のループ要素は SM 単位で振り分けられ、12 行目のループ要素は同一 SM 内の コアが実行するスレッドに割り付けられることが期待され る. gang と vector それぞれの数はユーザが指定可能であ るが、本節における実験ではコンパイラの自動設定に任せ ている.

また図 7 においては、8 行目を gang 指示節を用いて 並列化している. これにより図 4 の Sequential 方式のリ オーダリングは gang 単位で行われるため、実際のスレッ ド (vector 単位) が連続領域を担当することにはならず、 厳密には Sequential 方式ではない. GPU では数万~数億 スレッドを扱うことが可能であり、Sequential なオーダ リングでは各スレッドの連続実行領域が極端に短くなる ため、Sequential 方式はそもそも GPU に向いていないと 言える. Sequential 方式を用いた s-CRS, s-Sliced-ELL, s-SELL-*C-* $\sigma$  での実行においては、図 7 中の PEsmpTOT を P100・K20 の SM 数の 4 倍または 8 倍 (P100: 224 or 448, K20: 56 or 112) に設定し、より性能の良い方を採用 した.

コンパイラには pgfortran バージョン 16.10-0 を用い, P100 では -O3 -ta=tesla:cc60, K20 では-O3 -ta=tesla:cc35 をオプションとして設定した.環境変数などは特に設定し ていない.

## 5.2.2 KNL $\cdot$ BDW

KNL・BDW での実験では, OpenMP による並列化を施 したプログラムを用いた. 図 7 に示すように, OpenACC の kernels と同様のループネストを!\$omp parallel do により並列化した.

KNLは68コアを搭載しているが,今回用いた計算環境で は、スレッドID0のコアにのみタイマー割り込みを行わせ るticklessと呼ばれる設定が施されているため、当該スレッ ドに対応する1タイル上での計算を避けた66スレッドを用 いて実行した.具体的には、OMP\_NUM\_THREADS=66, KMP\_AFFINITY=granularity=fine, proclist=[2-67], explicitという環境変数の指定を行なった.一方 BDW にお いては、物理コア数と同数である18スレッドにより実行 した.具体的には OMP\_NUM\_THREADS=18の指定を行 なった.

コンパイラには ifort バージョン 17.0.1 を用い, KNL では -align array64byte -O3 -xMIC-AVX512 -qopenmp -qoptstreaming-stores=always -qopt-streaming-cache-evict=0 , BDW では -align array64byte -O3 -xHost -qopenmp を オプションとして設定した.

## 5.3 各プロセッサにおける色数と計算時間の関係

以下では、表1に示した計算環境において、表2の各ケースを実施し、各プロセッサにおける色数と計算時間の関係 を評価する. 図8は各プロセッサにおいて、CM-RCM(k) 法 (k = 2, 3, ..., 20)により彩色、各ケースの Numbering 方 式・格納形式を用い、各ケース各色数につき5回ずつ実行 した際の実行時間の平均値を示している.

SELL-*C*- $\sigma$ の*C*値は, P100, K20, KNL, BDW それぞ れで, *C* = 64, *C* = 128, *C* = 8, *C* = 4を選択した. こ の値を選んだ根拠については 5.4 節で述べる. 全体的な傾 向として,以前 [6] の結果同様, CRS 形式より Sliced-ELL 形式, SELL-*C*- $\sigma$ 形式が優れており, P100 においても同 様であった. Numbering 方式に関しては, P100・K20 に おいては Coalesced が優れており, KNL・BDW では殆ど 差がなかった. 疎行列格納形式については, P100・K20・ BDW では c-Sliced-ELL がわずかではあるが最も高速であ り, KNL では s-SELL-8-1 が最も高速であった.

#### 5.4 P100・K20 における, SELL-C-σの最適値

SELL-*C*- $\sigma$ の*C*は、プロセッサの SIMD 幅に合わせる のが良いとされる。そのため KNL・BDW においては、そ れぞれの SIMD 幅 (512・256bit) に合わせ、*C* = 8,4 を 設定した。一方 GPU では明確にこの SIMD 幅が決まらな い。GPU は warp と呼ばれる 32 スレッドを 1 単位として 実行するため、*C* = 32 とするのが良さそうである。しか し GPU は複数の warp を高速に切り替えて実行すること でメモリアクセスなどの遅延時間を隠蔽する都合上、複数 の warp を用いるために 64 以上の 2 のベキ乗数 (64, 128, 256 など) を使うのが効率的とされる。

C = 32, 64, 128, 256とし、P100・K20 それぞれにて実行 した結果が図 9 である。P100 においては C = 64 が最適 であり、C = 32, 128も近い性能を示したが、C = 256 で は性能が劣化した。一方 K20 においては C = 128 が最適 であり、C = 64, 256も近い性能を示したが、C = 32 では 性能が劣化した。

## 5.5 プロセッサ間の性能比較

P100の性能が妥当であるかどうかを判断するために、プロセッサ間の性能を比較する.図8における各プロセッサにおける最速値とメモリバンド幅性能の対応をまとめたものが表3である.ICCG法ソルバーはメモリバウンドであ





るため、プロセッサのメモリバンド幅性能に比例して高速 化することが期待される.表3中の相対速度、相対バンド 幅性能は、それぞれBDWの性能を1とした時の相対値を 表しており、(相対速度)/(相対バンド幅性能)は高い方が優 れている.従って、メモリバンド幅性能に対する実行性能 としてはBDW が最も優れており、K20、P100、KNLの 順で効率が良いという結果になった.



図 9 P100・K20 における SELL-C-σ の C 値と性能の関係.上) P100,下) K20.

表 3 実行時間とメモリバンド幅の関係

	P100	K20	KNL	BDW
最速実行時間 (sec)	0.605	1.652	0.723	3.102
相対速度 (BDW=1)	5.127	1.877	4.292	1
メモリバンド幅性能 (GB/s)	534	179	490	65.5
相対バンド幅 (BDW=1)	8.152	2.733	7.481	1
(相対速度) (相対バンド幅性能)	0.629	0.687	0.574	1

# 6. P100・KNL 向けの最適化

5.5 節において述べた通り, BDW と比較して P100 と KNL の相対的な性能は十分とは言えない.本節では P100・ KNL 向けの最適化を行う.

#### 6.1 P100 におけるスレッド数の調節

5節の実験においては、P100で用いるスレッド数はコ ンパイラの決定に任せていたため、最適化の余地がある. 図 13 に、5節の実験において最も高速であった c-Sliced-ELL (8 色)のスレッド数の調整(図 13 中: acc thread) を行なった結果を示す.この最適化により9.0%程度の性 能向上を得た.結果的に、リダクション部分のスレッド 数調整(図 10)の効果が高く、それ以外の部分はコンパ イラの選択が最適であった.具体的には、図 10のように gang(448)とし、verctorの値はコンパイラに任せる方針 とした.OpenACCのgangレベルでは、カーネルの終了 以外に同期を取る方法がないため、リダクションを行うた

```
RHO = 0.dO
1
   !$omp do private(i) reduction(+:RHO)
2
   !$acc kernels async(0)
3
   !$acc loop independent reduction(+:RHO)
4
   !$acc& loop gang(448) vector
\mathbf{5}
          do i= 1, N
6
            RHO = RHO + W(i,R) * W(i,Z)
7
          enddo
8
   !$acc end kernels
9
```

図 10 OpenACC Reduction 部分のスレッド数調整

めには一般的に,

(1) 同一 gang 内の vector 同士でローカルなリダクションを行い, gang 長の一時配列に各 gang でのローカル リダクション結果を記憶.

(2) gang(1) のカーネルを呼び、一時配列をリダクション. という2段階の手続きをとる. 故に, gang を大きく取り すぎると2段階目のリダクションで取り扱う配列が大き くなり, 並列性に乏しい gang(1) のカーネルの実行領分 が大きくなるため非効率である. コンパイラに任せた場 合, gang のデフォルト値は  $(N-1)/(vector\_length) + 1$ (N はループ長)となるのが一般的であり、実際に本稿 で扱う問題設定の場合には gang(16384) が設定されてい た. また、2段階目のリダクションを高速化するために、 gang(256) vector(256) などの設定も試みた. 高速化は 確認できたものの, gang(448) vector の方がわずかに高 速であったためこちらを採用した.ここで,448 は P100 の SM 数 56 の 8 倍の値であり, K20 の最適値は異なると 考えられる。このような値設定はプログラムの性能可搬性 を損ねるため、実行プロセッサに合わせて自動的に最適な 値が選ばれる仕組みが必要である.

#### 6.2 KNL における OpenMP の同期削減

KNL・BDW 向けの OpenMP 実装は、OpenACC 版と 同様の実装にて評価を行うため、図 7 に示したように、 !acc kernels 指示文と! somp parallel do が一対一の対応となるようにした. しかし! somp parallel 指示文と!<math> somp do 指示文を分割して用いる事により、スレッドの生成・破棄コスト、スレッド間の同期コストの低減が期待できる. 例えば図 7 では、!<math> somp parallel を 4行目の色 ループの外に出す事により実現できる. 実際、[6] で用いた 実装では、この!somp parallel を 6ループの外に出す最 適化が施されていた.

OpenMP 関連のオーバーヘッドを軽減するための最適 化として、以下を順に適用した.

- (1) (Baseline) 第5節の実装.
- (2) (mv-parallel) !\$omp parallel の移動 1. (色ルー プの外, 収束判定ループの内側)
- (3) (nowait) 読み込み配列と書き込み配列が異なる,

ip = omp\_get\_thread\_num()+1 1 nth= omp\_get\_num\_threads() 2 ls = (N+nth-1)/nth3 4  $\mathbf{5}$ c\$\$\$!\$omp do private(i) 6 c\$\$\$ do i= 1, N do i= (ip-1)\*ls+1, min(ip\*ls,N) 7 W(i,Z) = W(i,R)8 9 enddo c\$\$\$!\$omp end do 10 !\$omp barrier 11

図 11	手動によるループ分割	c\$\$\$で始まるコメン	ト行が元の実装
<u> </u>			

1		<pre>ip = omp_get_thread_num()+1</pre>
2		<pre>nth= omp_get_num_threads()</pre>
3		ls = (N+nth-1)/nth
4		
5		$W_RHO(ip) = 0.0d0$
6		do i= (ip-1)*ls+1, min(ip*ls,N)
7		W_RHO(ip) = W_RHO(ip) + W(i,R)*W(i,Z)
8		enddo
9		RHO = 0.dO
10	!\$omp	barrier
11		do $i = 1$ , nth
12		RHO= RHO + W_RHO(i)
13		end do
	1	

図 12 手動によるリダクション実装.図 10 が元の実装.変数 RHO は OpenMP の private 変数としており、全てのスレッドが RHO を独自に計算する.

SpMV 部分に対する!\$omp end do nowait の適用に よる同期の削減.

- (4) (mv-parallel2) !\$omp parallel の移動 2. (収束判 定ループの外側)
- (5) (rm-ompdo) リダクション部以外における, !\$omp do
   に頼らない手動によるループ分割.(図 11)
- (6) (rm-reduction) !\$omp do reduction に頼らない手動によるリダクション実装.(図 12)

これらの最適化を,5節の KNL の実行にて最も高速で あった,s-SELL-8-1 (12 色) に適用した結果を図 13 に示 す.スレッド生成・破棄コスト,同期コストを軽減する, mv-parallel1, nowait, mv-parallel2 の最適化は大きな効果 があり,結果として mv-parallel2 までの適用で 13.1%の性 能向上を達成した.rm-ompdo, rm-reduction もわずかで はあるが効果があり,全ての適用で 15.6%の性能向上を達 成した.

一連の最適化による、収束ループ1イテレーションあた りの OpenMP 指示文出現数の変化を表 4 にまとめた. 暗 黙の同期に関しては, parallel do 終了時に1回, parallel と do それぞれの終了時に1回, reduction 中(コア毎のロー カルリダクションとグローバルリダクションの間)に1回, 暗黙の同期が入るものとしてカウントしている. それぞれ を図 13 と比較すると, KNL ではスレッドの生成・破棄,



図 13 P100・KNL における最適化の効果

表 4 1 イテレーションあたりの OpenMP 指示文出現数(色数 12 のとき) カッコ内の数字は上記最適化番号

	(1)	(2)	(3)	(4)	(5)	(6)
parallel do	40	5	5	0	0	0
parallel	0	3	3	0	0	0
do	0	35	23	28	3	0
do (nowait)	0	0	12	12	0	0
reduction clause	3	3	3	3	3	0
barrier (explicit)	0	0	0	1	26	29
barrier (implicit)	43	46	34	31	6	0

## 同期にかかるコストが大きいことがわかる.

一方で,一連の最適化は従来のXeonプロセッサにおいては必ずしも効果的でないことを確認した.図14に同様の変更をBDWに適用した結果を示す.この結果は,s-SELL-4-1,12色の時のものであり,OpenMPの指示文数などは表4と同様である.スレッドの生成・破棄を大きく現象させるmv-parallel1の適用では3%前後(色数を増やすことで効果増)の性能向上があったものの,他の最適化はほとんど効果がないか逆効果であった.

KNL はコア周波数が BDW と比較して低く, コア数は 68 と多いため, スレッドの生成・破棄コスト, 同期コス トが高くなるのは自然なことである.それに対し,メモリ バンド幅性能は著しく向上したため,従来では見えてこな かったコストが表面化したものと考えられる.

# 7. おわりに

本稿では、疎行列連立一次方程式の解法として科学技術 計算において広く使用されている、ICCG 法ソルバーを用 い、NVIDIA 社の最新の Pascal 世代の GPU である P100 向けの性能評価・最適化を実施し、同世代のメニーコア プロセッサである Intel Xeon Phi (Knights Landing) 及び Kepler 世代の GPU との比較評価を行なった. これまで の研究において、メニーコアプロセッサ向けの行列格納 手法として有効性が確認できた、ELL 形式の拡張である、



図 14 OpenMP オーバーヘッド削減, BDW での効果

Sliced-ELL, SELL-*C*-*σ*は, P100においても有効な疎行列 格納形式であることを確認した.

P100・KNLでは、さらなるメニーコア化が進み、三次元 積層メモリの搭載によりメモリバンド幅性能が大幅に向上 したことで、新たな課題が表面化してきている。特に本稿 では、KNL向けの最適化として OpenMP の同期オーバー ヘッド等の削減を行い、15.6%もの大幅な性能向上を達成 した。

同期等のオーバーヘッドが増大した要因について、今後 詳細に調べる必要があるが、相対的に低いコア周波数、コ アの多数化などの要因を考慮すれば、同期のコスト増は自 然な事である。メモリなどの性能が向上する一方で、同期 コストなどが増加する傾向が今後も続くのであれば、チッ プ内であってもコア同士の同期を回避するようなアルゴリ ズム、それを容易に記述可能なプログラミングモデルなど が求められる事になる。

OpenMPの同期等のオーバーヘッドの調査,同期回避ア ルゴリズムの開発などについては今後の課題とする.

謝辞 本研究は JSPS 科研費 2611834 の助成を受けたものである.

# 参考文献

- [1] The Green 500 List: http://www.green500.org/.
- [2] Sodani, A., Gramunt, R., Corbal, J., Kim, H. S., Vinod, K., Chinthamani, S., Hutsell, S., Agarwal, R. and Liu, Y. C.: Knights Landing: Second-Generation Intel Xeon Phi Product, *IEEE Micro*, Vol. 36, No. 2, pp. 34–46 (2016).
- [3] 大島聡史, 松本正晴, 片桐孝洋, 塙敏博, 中島研吾: 様々な計 算機環境における OpenMP/OpenACC を用いた ICCG 法 の性能評価, Vol. 2014-HPC-145, No. 21, pp. 1–10 (2014).
- [4] Washio, T., Maruyama, K., Osoda, T., Shimizu, F. and Doi, S.: Efficient implementations of block sparse matrix operations on shared memory vector machines, *Proceed*ings of The 4th International Conference on Supercomputing in Nuclear Applications (SNA2000) (2000).
- [5] 中島研吾: 拡張型 ELL 行列格納手法に基づくメニィコア 向け疎行列ソルバー,研究報告ハイパフォーマンスコン ピューティング(HPC), Vol. 2014-HPC-147, No. 3, pp. 1–8 (2014).

- [6] 中島研吾,大島聡史, 塙敏博, 星野哲也, 伊田明弘: ICCG 法ソルバーの Intel Xeon Phi 向け最適化, 研究報告ハイ パフォーマンスコンピューティング(HPC), Vol. 2016-HPC-157, No. 16, pp. 1–8 (2016).
- [7] Kreutzer, M., Hager, G., Wellein, G., Fehske, H. and Bishop, A. R.: A Unified Sparse Matrix Data Format for Efficient General Sparse Matrix-Vector Multiplication on Modern Processors with Wide SIMD Units, *SIAM Journal on Scientific Computing*, Vol. 36, No. 5, pp. C401– C423 (2014).
- [8] Pascal Architecture Whitepaper: http://www.nvidia. com/object/pascal-architecture-whitepaper. html.
- [9] TSUBAME 計算サービス: http://tsubame.gsic. titech.ac.jp/.
- [10] Oakforest-PACS スーパーコンピュータシステム: http: //www.cc.u-tokyo.ac.jp/system/ofp/.
- [11] Reedbush スーパーコンピュータシステム: http://www.cc.u-tokyo.ac.jp/system/reedbush/.
- [12] STREAM: Sustainable Memory Bandwidth in High Performance Computers: http://www.cs.virginia.edu/stream/.