WEKO3
アイテム
透過的メモリ階層チューニングのための動的バイナリ変換機構の設計と開発
https://ipsj.ixsq.nii.ac.jp/records/177045
https://ipsj.ixsq.nii.ac.jp/records/177045f86ceafa-568d-4981-8f71-dfe028d80d55
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM17178035.pdf (539.2 kB)
|
Copyright (c) 2017 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2017-01-16 | |||||||||||
| タイトル | ||||||||||||
| タイトル | 透過的メモリ階層チューニングのための動的バイナリ変換機構の設計と開発 | |||||||||||
| 言語 | ||||||||||||
| 言語 | jpn | |||||||||||
| キーワード | ||||||||||||
| 主題Scheme | Other | |||||||||||
| 主題 | 三次元積層/メモリ | |||||||||||
| 資源タイプ | ||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||||
| 資源タイプ | technical report | |||||||||||
| 著者所属 | ||||||||||||
| 東京工業大学学術国際情報センター | ||||||||||||
| 著者所属 | ||||||||||||
| 東京工業大学学術国際情報センター | ||||||||||||
| 著者所属 | ||||||||||||
| 東京工業大学学術国際情報センター | ||||||||||||
| 著者名 |
佐藤, 幸紀
× 佐藤, 幸紀
× 幸, 朋矢
× 遠藤, 敏夫
|
|||||||||||
| 論文抄録 | ||||||||||||
| 内容記述タイプ | Other | |||||||||||
| 内容記述 | 階層化されたメモリサブシステムを持つアーキテクチャにおいて高い性能効率を得るためには，既存のキャッシュメモリや一般的なコンパイラでは考慮されないメモリ階層間の特性の違いを意識したメモリ参照局所性を活用する必要がある．このようなメモリ局所性チューニングをコード実行時に動的に行うことを目指して，我々の研究グループでは動的バイナリ最適化機構を研究開発している．本報告では，ループタイリングに代表されるループ変換を適応することによりメモリ階層や異種メモリのパラメータの相違をアプリケーションのデータ参照局所性に適応的にマッピングする効果の予備評価を行い，実行時にプログラマから透過的にチューニングを行う機構の実現可能性を調査する． | |||||||||||
| 書誌レコードID | ||||||||||||
| 収録物識別子タイプ | NCID | |||||||||||
| 収録物識別子 | AA11451459 | |||||||||||
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM） 巻 2017-SLDM-178, 号 35, p. 1-6, 発行日 2017-01-16 |
|||||||||||
| ISSN | ||||||||||||
| 収録物識別子タイプ | ISSN | |||||||||||
| 収録物識別子 | 2188-8639 | |||||||||||
| Notice | ||||||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||||
| 出版者 | ||||||||||||
| 言語 | ja | |||||||||||
| 出版者 | 情報処理学会 | |||||||||||
