| Item type |
SIG Technical Reports(1) |
| 公開日 |
2017-01-16 |
| タイトル |
|
|
タイトル |
多倍長精度積分計算を加速させる専用システムGRAPE9-MPXの開発とその応用 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
GRAPE9-MPX: development of an accelerator dedicated for multi-precision arithmetic operations and its application |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
専用システムとアクセラレータ |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
一橋大学 |
| 著者所属 |
|
|
|
会津大学 |
| 著者所属 |
|
|
|
高エネルギー加速器研究機構 |
| 著者所属 |
|
|
|
高エネルギー加速器研究機構 |
| 著者所属 |
|
|
|
理化学研究所 |
| 著者所属(英) |
|
|
|
en |
|
|
Hitotsubashi University |
| 著者所属(英) |
|
|
|
en |
|
|
University of Aizu |
| 著者所属(英) |
|
|
|
en |
|
|
High Energy Accelerator Research Organization |
| 著者所属(英) |
|
|
|
en |
|
|
High Energy Accelerator Research Organization |
| 著者所属(英) |
|
|
|
en |
|
|
RIKEN Advanced Institute for Computational Science |
| 著者名 |
台坂, 博
中里, 直人
石川, 正
湯浅, 富久子
似烏, 啓吾
|
| 著者名(英) |
Hiroshi, Daisaka
Naohito, Nakasato
Tadashi, Ishikawa
Fukuko, Yuasa
Keigo, Nitadori
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
我々は多倍長精度積分を加速させる専用計算システム GRAPE9 - MPX の開発を進めている．これは，4 倍，6 倍，8 倍精度演算に対応したプロセッサを FPGA に実装し，複数のボードを用いて高速計算を可能とするシステムである．これまでに 1 台のホスト計算機に最大 16 枚の FPGA ボードを搭載できるシステムを構築し，高精度計算が必要なフアインマンループ図形積分を例とし，システムの有用性の検証を重ねてきた．今回，FPGA ボードを 48 枚に増やした，より大規模なシステムを構築し，プロセッサや開発環境の改良を行った．この新しいシステムの詳細とシステム上でファインマンループ図形積分を実行したときの性能評価について報告する．また，最新の FPGA デバイスへの実装も行っており，その結果についても報告する． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
We have been developing GRAPE9-MPX which is a dedicated system to accelerate the computation with multi precision arithmetic operations. In this system, we implemented Processor Elements (PE) to realize the quadruple/hexuple/octuple-precision arithmetics in FPGA. We have constructed a system that consists of up to 16 FPGA board on a host computer, and have shown its validation by performing numerical integration of Fejmman loop diagram. Here we report the construction of our new system which consists of 48 FPGA boards with improved processor, our development environment, and its performance results by performing numerical integration of Feynman loop diagram. We also report the implementation results of our processor on new FPGA devices. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM）
巻 2017-SLDM-178,
号 3,
p. 1-6,
発行日 2017-01-16
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM17178003.pdf (3.2 MB)
