# ICCG 法ソルバーの Intel Xeon Phi 向け最適化

中島研吾<sup>†1</sup><sup>†2</sup> 大島聡史<sup>†1</sup><sup>†2</sup> 塙 敏博<sup>†1</sup> 星野哲也<sup>†1</sup> 伊田明弘<sup>†1</sup><sup>†2</sup>

SELL-C-σ法は疎行列演算の性能を高める行列格納手法として注目されているが、これまでは専ら疎行列ベクトル積に 適用されてきた.科学技術計算において広く使用されている ICCG 法は前進後退代入、不完全コレスキー分解等のデ ータ依存性を有するプロセスを含むため、多色順序付け等によって並列性を抽出する必要がある.本研究は世界でも 初めて、ICCG 法に SELL-C-σ法を適用した事例である.Intel Xeon Phi (Knights Corner, Knights Landing)上での性能 評価を実施し、特に Knights Landing 上では従来手法と比較して高い性能改善を達成することができた.

# **Optimization of ICCG Solver for Intel Xeon Phi**

Kengo Nakajima<sup>†1 †2</sup> Satoshi Ohshima<sup>†1 †2</sup> Toshihiro Hanawa<sup>†1</sup> Tetsuya Hoshino<sup>†1</sup> Akihiro Ida<sup>†1 †2</sup>

SELL-C- $\sigma$  storage format is widely known method for efficient computation of sparse matrices. It has been mainly applied to SpMV operations. ICCG is used for solving linear equations with sparse matrices in a wide range of applications of science and engineering. Because ICCG includes operations with data-dependency, such as forward/backward substitutions, and incomplete Cholesky factorization, extraction of parallelism by reordering is needed. The present work is the first example, where SELL-C- $\sigma$  storage format is applied to ICCG. Performance of the developed solver has been evaluated on Intel Xeon Phi (Knights Corner, Knights Landing), and performance of the ICCG with SELL-C- $\sigma$  on Knights Landing was better than existing methods.

# 1. はじめに

本研究では、有限体積法によるポアソン方程式ソルバー [1,2]から導かれる対称正定な疎行列を係数とする連立一 次方程式を不完全コレスキー分解前処理付き共役勾配法

(Preconditioned Conjugate Gradient Method by Incomplete Cholesky Factorization, ICCG 法)によってメニィコアクラ スタで効率よく解くための手法を検討する.本研究では行 列格納手法,特に Ellpack-Itpack (ELL)形式とその拡張手 法に着目する. OpenMP/MPI ハイブリッド並列プログラミングモデルを使用することを想定し,計算ノード上において OpenMP を使用してスレッド並列化したプログラムを対象とする.本研究で検討した手法を Intel Xeon Phi (Knights Corner, Knights Landing), Intel Broadwell-EP にて評価した.

本稿では以下,対象とするアプリケーション,使用した 計算機の概要,最適化手法,計算結果について紹介する.

# 2. 対象とするアプリケーション

本稿で対象とするアプリケーションは図1に示す差分格 子によってメッシュ分割された三次元領域において、以下 のポアソン方程式を解くものである[1,2]:

$$\Delta\phi = \frac{\partial^2\phi}{\partial x^2} + \frac{\partial^2\phi}{\partial y^2} + \frac{\partial^2\phi}{\partial z^2} = f \tag{1}$$

†1 東京大学情報基盤センター

Information Technology Center, The University of Tokyo †2 科学技術振興機構 CREST

CREST, Japan Science and Technology Agency

$$\phi = 0 @ z = z_{\text{max}}$$
(2)

形状は規則正しい差分格子であるが、プログラムの中で は、一般性を持たせるために、有限体積法に基づき、非構 造格子型のデータとして考慮する.



図 1 三次元ポアソン方程式ソルバーの解析対象 差分格子の各メッシュは直方体(辺長さはΔX, ΔY, ΔZ), X, Y, Z 各方向のメッシュ数は NX, NY, NZ

図1における任意のメッシュ i の各面(6面)を通過す るフラックスについて,式(1)により以下に示す式(3) が得られる:

$$\left[\sum_{k=1}^{6} \frac{S_{ik}}{d_{ik}}\right] \phi_i - \left[\sum_{k=1}^{6} \frac{S_{ik}}{d_{ik}} \phi_k\right] = +V_i f_i \tag{3}$$

ここで、 $S_{ik}$ : メッシュ i と隣接メッシュ k 間の表面積、 $d_{ik}$ : メッシュ i-k 重心間の距離、 $V_i$ : メッシュ i の体積、 $f_i$ : メ ッシュ i の体積あたりフラックスである. これは各メッシ ュ i について成立する式であり、全メッシュ数を N とする と、N 個の方程式を連立させて、境界条件を適用し、連立 一次方程式  $[4]\{\phi\}=\{b\}$  を解くことで解を得る.式(3)の 左辺第一項は[A]の対角項、第二項は非対角項、右辺は $\{b\}$  に対応する.各メッシュ *i* に対応する非対角成分数は最大 6 個であるので,係数行列[*A*]は疎(sparse)な行列となる.

係数行列[*A*]は対称かつ正定 (Symmetric Positive Definite, SPD) であるため,前処理付き共役勾配法 (Preconditioned Conjugate Gradient Method) を適用する.前処理手法として は,対称行列向けに広く使用されている不完全コレスキー 分解 (Incomplete Cholesky Factorization, IC)を使用する [1,2]. 本研究では,係数行列は対称であるが,プログラム内では 上下三角成分を別々に記憶している [1,2].本研究では, fill-in を考慮しない IC(0)を使用している.

不完全コレスキー分解を前処理手法とする共役勾配法を ICCG 法と呼ぶ. ICCG 法では,不完全コレスキー分解生成 時,前進代入,後退代入でメモリへの書き込みと参照が同 時に生じ,データ依存性が発生する可能があるため,リオ ーダリングが必要である [1,2].

# 3. 計算機環境

## 3.1 概要

本研究では以下の 4 種類の計算機環境を使用した, Knights Landing としてはコア数,周波数等の異なる 2 種類 の CPU (KNL-0, KNL-1) を使用している:

- <u>KNC</u> : Intel Xeon Phi 5110P (Knights Corner)
- <u>KNL-0</u> : Intel Xeon Phi 7210 (Knights Landing)
- <u>KNL-1</u>: Intel Xeon Phi 7250 (Knights Landing),最先端 共同 HPC 基盤施設 (JCAHPC) [3]の運用する Oakforest-PACSの1ノード
- <u>BDW</u>: Intel Broadwell-EP,東京大学情報基盤センター
  〔4〕の運用する Reedbush-U システムの1 ソケット

略 称	KNC	KNL-0	KNL-1	BDW
名称	Intel Xeon Phi 5110P (Knights Corner)	Intel Xeon Phi 7210 (Knights Landing)	Intel Xeon Phi 7250 (Knights Landing)	Intel Xeon E5-2695 v4(Broad well-EP)
動作周波数 (GHz)	1.053	1.30	1.40	2.10
コア数 (最大 有効スレッ ド数)	60 (240)	64 (256)	68 (272)	18 (18)
理論演算性 能(GFLOPS)	1,010.9	2,662.4	3,046.4	604.8
主記憶容量 (GB)	8	MCDRAM: 16 DDR4: 96	MCDRAM: 16 DDR4: 96	128
メモリバン ド幅性能 (GB/sec., Stream Triad)	159	MCDRAM: 454 DDR4: 72.5	MCDRAM: 490 DDR4: 84.5	65.5

表 1 各計算環境(1ソケット)の概要

注) KNL-0,1 におけるメモリバンド幅性能は、メモリモード Flat, サブ NUMA クラスタリングモード Quadrant における性能である プログラムは Fortran90 で記述してあり, Intel Compiler (Ver.17) / Intel Parallel Studio XE 2017, OpenMP 4.0 を使 用した.表1に計算機環境の概要を示す.

本研究では,各環境において表1に示す1ソケットを用 いて計算を実施した.1.でも述べたように,MPI プロセス 数を1とし,ソケット内を OpenMP によりスレッド並列化 したプログラムを実行している.

### 3.2 Knights Landing の特徴

Knights Landing (Intel Xeon Phi 72xx)のハードウェア構成は、従来の Xeon Phi シリーズ (Knights Corner) と大きく異なる.主な違いとしては以下が挙げられる:

- 最大コア数が72まで増加している
- 2コアで1タイルを構成し、タイルごとにL2キャッシュを搭載している
- コアごとの処理がインオーダー実行からアウトオブオ ーダー実行に変更された
- コアをリング状に繋ぐ構成から、タイル間をメッシュ 状に繋ぐ構成に変更された.以下のいずれかのモード を選択可能である(ハードウェア起動時に BIOS にて指 定する):
  - ✓ <u>SNC</u>:メッシュを分割して、複数ソケット CPU のような NUMA 構成として扱う
  - ✓ <u>Quadrant</u>: 全体を 1 ソケット CPU のように扱う (デフォルト)
- 通常の DDR4 メモリの他、CPU 上に高速な三次元積層 メモリ MCDRAM を搭載し、メモリモードとして以下 のいずれかを選択可能である(これらもハードウェア 起動時に BIOS にて指定する):
  - ✓ <u>Flat</u>:外部に接続した DDR4 メモリと MCDRAM のメモリ空間を個別に扱う.メモリの使い分け の指示は、プログラム中で専用のメモリ確保関 数、プログラム実行時の numactl 指定によって行う.
  - ✓ <u>Cache</u>: MCDRAM を DDR4 に対するキャッシュ のように扱う
  - ✓ <u>Hybrid</u>: Flat モードと Cache モードのハイブリッドのいずれかを選択可能

本稿における Knights Landing の性能は, KNL-0 では Flat モードと Quadrant モードの組み合わせによる結果を用いる. ただし 5.5 においては KNL-1 を用い, Flat・Quadrant の組 み合わせと Cache・Quadrant の組み合わせによる性能を比 較する.

# 4. スレッド並列化,最適化に関連する項目

# 4.1 色づけによるリオーダリング

ハイブリッド並列プログラミングモデルでは、各ノード (ソケット) に対応した局所データを OpenMP などのマル チスレッド的な手法によって並列化に処理する. ICCG 法 では不完全コレスキー分解、前進代入、後退代入のプロセ スでメモリへの書き込みと参照が同時に生じ, データ依存 性が発生する可能がある.これを回避するための方法とし て色づけ (coloring) によるリオーダリング (reordering) が広く使用されている〔1.2〕.お互いに依存性を持たない 要素群を同じ色に色づけすることによって、色内での並列 処理が可能となる.

(a) (b) (57)-(58)-(59)-(60)-(61)-(62)-(63)-(64) 29 22 16 11 7 4 2 1 1 <u>1</u> (49)-(50)-(51)-(52)-(53)-(54)-(55)-(56) 9 (37) (30) (23) (17) (12) (8) (5) (3) 2 (41)-(42)-(43)-(44)-(45)-(46)-(47)-(48) 10 (44)-(38)-(31)-(24)-(18)-(13)-(9)-(6) 3 <u>11 50 45 39 32 25 19 14 10 4</u> (33)-(34)-(35)-(36)-(37)-(38)-(39)-(40) 12 55 51 46 40 33 26 20 15 5 (25)-(26)-(27)-(28)-(29)-(30)-(31)-(32) (17)(18)(19)(20)(21)(22)(23)(24) 13 59 56 52 47 41 34 27 21 6 (9) 10) 11) 12) 13) 14) 15) 16) 14 62 60) 57) 53) 48) 42) 35) 28 Z <u>15 (64) (63) (61) (58) (54) (49) (43) (36) 8</u> (1)(2)(3)(4)(5)(6)(7)(8) (c) 53 36 **19 2** 49 33 **17 1** 図 2 CM-RCM(k)法によ る色づけとリオーダリン 7 54 37 20 3 50 34 18 グ, (a) 元のグラフ, (b) **25 8 55 38 21 4 51 35** RCM 法によるリオーダリ <mark>43 26 9 56 39 22 5</mark> 52 番号), 61 44 27 10 57 40 23 6

ング(赤字はレベルセット (c) CM-RCM(k)法 による再リオーダリング(4 色:CM-RCM(4)),各色内 の要素数は16でバランス

本研究では、並列性に優れたマルチカラー法 (Multicoloring, MC) とより安定した収束を示す Reverse Cuthill-McKee (RCM) 法を組み合わせ, RCM 法に Cyclic マルチカラー法 (Cyclic Multicoloring, CM) を適用した CM-RCM(k)法を使用した〔1,2,5〕. 図 2 は CM-RCM(k)法 による並び替え例である.ここでは、4 色に色分けされて おり(CM-RCM(4)),たとえば,RCMの第1,第5,第9, 第13組の要素群が CM-RCM(k)法の第1色に分類される. 各色には 16 の要素が含まれる. CM-RCM(k)法における色 数は、各色内の要素が依存性を持たない程度に大きい必要 がある.

# 4.2 Sequential Reordering によるデータ再配置

14 62 45 28 11 58 41 24

**31 15 63 46 29 12 59 42** 

**48 32 16** 64 **47 30 13** 60

4.1 で示した CM-RCM(k)法による並べ替えでは,図3(a) に示すように:

• 同一の色に属する要素は独立であり、並列に計算可能

- 「色」の順番に各要素を番号付けする
- 色内の要素を各スレッドに振り分ける ٠

という方式を採用しているが、同じスレッド(すなわち同 じコア)に属する要素は連続の番号では無い. このような 番号付けを Coalesced Numbering と呼ぶ. Sequential Reordering は CM-RCM(k)による Coalesced Numbering に対 して再番号付けを適用し,同じスレッドで処理するデータ を連続に配置するように更に並び替えるものである(図3 (b)). Sequential Reordering は元々NUMA アーキテクチャ 向けの最適化手法の一つであるが〔6〕, UMA アーキテク チャにも有効であることが示されており、特に色数が多い 場合の効果は顕著である〔1,2〕.



図 3 要素の番号付け(a) CM-RCM(k)法による番号付け (Coalesced Numbering), (b) Sequential Reordering による 再番号付け(各スレッド上の要素は連続な番号付け)

## 4.3 疎行列格納形式

疎行列計算は間接参照を含むため memory-bound なプロ セスである.従って疎行列演算において、演算性能と比較 してメモリ転送性能の低い昨今の計算機の性能を引き出す ことは困難である.係数行列の格納形式が性能に影響する ことは広く知られており、様々な手法が提案されている.

Compressed Row Storage (CRS) 形式は,図4(a) に示す ように疎行列の非零成分のみを記憶する方法である. Ellpack-Itpack (ELL) 形式は各行における非零非対角成分 数を最大非零非対角成分数に固定する方法であり(図 5 (b)),実際に非零非対角成分が存在しない部分は係数=0 として計算する. CRS と比較して高いメモリアクセス効率 が得られることが知られているが、計算量、必要記憶容量 ともに増加する.

これまで、行列格納形式に関する研究は行列ベクトル積 に関するものが主であったが,著者等は IC 法, ILU 法 (Incomplete LU Factorization, 非対称行列向けの前処理手法)等の前処理のようなデータ依存性を有するプロセスについて検討を実施している[1,2,7]. 差分法に見られるような規則正しいメッシュでは,各行における非零非対角成分数がほぼ固定されているため,その性質を適用することが可能である.本研究で対象としている図1に示すような形状では,辞書的な初期番号付けにおいては,上三角成分(自分より番号の大きい隣接要素),下三角成分(自分より番号の大きい隣接要素),下三角成分(自分より番号の小さい隣接要素)の最大数は各要素において最大3であり,容易に ELL 形式を適用できる.スレッド並列化のためのリオーダリングに RCM 法を適用した場合もこの関係は変わらない[1].また,CM-RCM(k)法を適用した場合は,図5に示すように,総色数を NC とすると以下のようになることがわかっている[2,7]:

- 第1色:下三角成分数:0,上三角成分数:最大6
- 第2色~第(NC-1)色:上下三角成分ともに最大3
- 第 NC 色:下三角成分数:最大 6,上三角成分数:0



著者等の先行研究 [1,2,6] では ELL 形式を適用する場合 に外側ループを行方向,内側ループを列方向とする Row-wise な手法を適用してきた(図6).図5 に示すよう なやや不規則行列に適用する場合,無駄な計算を避けるた めには,非零非対角成分の数の順番に並び替え,ループ長 を変化させる手法が考えられる.図7に示す例では,非零 非対角成分が4以上の要素(赤)と3以下の要素(青)に 分類する.図6の例に基づけば,赤い部分は「k=1,6」,青 い部分は「k=1,3」とすることができる.

ただしこのような手法は、やや非効率的であり、図7の 青い部分を計算する場合に AUnew(4,i)~AUnew(6,i) が例えキャッシュに載っていたとしても棄却されてしまう. そこで、ELL形式を拡張し、複数の配列を使用して、より 効率的な計算を実施する手法として、Sliced-ELL形式〔7〕 が提案されている(図7).







図 6 ELL 形式の前進代入への適用例 (Row-wise), 非零非 対角成分の最大数=6. NCOLORtot:総色数, PEsmpTOT: 総スレッド数, Index(ip,icol):各色, スレッドに属す る要素総数, AML(k,i):非零非対角成分, IAML(k,i): 非零非対角成分 (列番号), DD(i):対角成分.



図 7 ELL 形式の不規則行列への適用例 (a) CRS, (b) ELL, (c) Sliced-ELL

### 4.4 Row-wise, Column-wise

図6に示した,外側ループ:行方向,内側ループ:列方 向,とする Row-wise な手法の他,外側と内側のループを 入れ替えた Column-wise な手法(図8)は,内側ループ長 を長くとることができるため,ベクトル計算機向けの手法 として広く使用されて来た[9].近年はメニィコア向けの 手法として再び注目されている.本研究では従来の Row-wise 手法の他,このような Column-wise 手法について も検討するものとする.

図8に示すように、不完全コレスキー分解、前進・後退

代入のプロセスは各色,各スレッドに対応したブロック単 位で実施されるため,Column-wise な手法では,係数行列 のアクセスが不連続となる可能性がある.本研究では,図 9 に示すように,係数行列を各色,各スレッドに対応した ブロック毎に記憶することによって,ブロック内での連続 アクセスを実現した場合についても考慮する.

Column-wise な手法は OpenMP 4.0 以降サポートされ ている「!\$omp simd」を最内側ループに適用することに より、ベクトル化が効率良く適用され、高い計算性能を得 られることが期待される.



図8 ELL 形式の前進代入への適用例 (Column-wise),非 零非対角成分の最大数は6としてある. NCOLORtot:総色 数, PEsmpTOT:総スレッド数, Index(ip,icol):各色, スレッドに属する要素総数, AML(i,k):非零非対角成分, IAML(i,k):非零非対角成分 (列番号), DD(i):対角成 分. 各色, スレッドに対応したブロックにおいて計算が実施される (本図では各ブロックのサイズは2としてある).



図9 ELL 形式の前進代入への適用例 (Column-wise, ブロ ック化),非零非対角成分の最大数は6としてある. NCOLORtot:総色数,PEsmpTOT:総スレッド数,blkID: ブロック ID, IndexB(ip,blkID,icol):各色,スレッ ドに属する要素総数,locID:ブロック内要素番号, AMLb(locID,k,blkID):非零非対角成分, IAMLb(locID,k,blkID):非零非対角成分(列番号), DD(i):対角成分.各色,スレッドに対応したブロックに おいて計算が実施される(本図では各ブロックのサイズは 2としてある).

### 4.5 SELL-C-σ

SELL-C- $\sigma$  [10] は ELL 及び Sliced ELL (SELL) を SIMD プロセッサ向けに拡張した疎行列格納方式である (図 10). C (chunk size) は計算を実行する単位であり, $\sigma$  (sorting scope) は疎行列の非零非対角成分の分布によって決定され るパラメータである。図 11 はサイズ=2 の chunk が 4 つで 1 つのグループを構成している場合で,このような場合を SELL-2-8 と呼ぶ (8=2×4).図 10 の場合は非零非対角成 分数が 6,6,4,3 の 4 つの chunk があるが,各 chunk において 非零非対角成分数が変わらない場合は SELL-C-1 と呼ぶ.

Intel Xeon Phi のようなアーキテクチャでは、Cを SIMD 幅(倍精度実数の場合 8 (=512bit/64))に設定するとベク トル化の効率が高まる.本研究では、4.4 で述べた Column-wise な手法、「!\$omp simd」と組み合わせて適 用する.図11は前進代入部(icol=2~NCOLORtot-1)に SELL-8-1を適用した事例である.本研究では、padding を 実施して、各色・各スレッドで処理する要素数が 8 で割り 切れるようにしてある.



図 10 SELL-C-o形式(10), C=2 and o=8 の場合

!\$omp parallel private(ic, ip, ip0, iq0, iq1, iq2, ib, ib0, is, i, k)



#### <u>!\$omp end parallel</u>

図 11 SELL-8-1 形式の前進代入への適用例(Column-wise, Sequential),非零非対角成分の最大数は3としてある. NCOLORtot:総色数,PEsmpTOT:総スレッド数, Index (ip,icol):各色,スレッドに属する要素総数,ip0:ブ ロック ID(各色・各スレッド), chkID:ブロック内チャ ンク ID, AMLss(8,k,chkID,ip0):非零非対角成分, IAMLss(8,k,blkID):非零非対角成分(列番号), DD(i):対角成分.

# 5. 計算例

## 5.1 実施ケースの概要

本研究では,以下の各項目に着目して実施ケースを設定 した:

- Numbering (Coalesced, Sequential (図 3))
- 行列格納形式 (CRS, Sliced-ELL, SELL-C-σ (図 4,7,10))

- 外側ループ (Row-wise, Column-wise (図 6,8))
- Column-wise におけるブロック化(図9)
- SELL-C-σ (図 11)

表 2 に実施ケースを示す.本研究では,図 1 において NX=NY=NZ=128,総メッシュ数 2,097,152 の場合について 検討を実施した. SELL-C-σとしては SELL-8-1 の場合のみ 実施した.

	Numbering	行列格納 形式	外側ループ	その他
AR-0	Coalesced (図 3 (a) )	CRS	行方向 (Row-wise, 図 6)	
AR-1		Sliced-ELL		
AC-1			列方向 (Column-wise, 図 8)	
AC-2				ブロック化 (図 9)
AC-3		SELL-C-σ	因 07	SELL-8-1
BR-0		CRS	行方向	
BR-1			(Row-wise, 図 6)	
BC-1	Sequential (図 3 (b))	Sliced-ELL	列方向 (Column-wise, 図 8)	
BC-2				ブロック化 (図 9)
BC-3		SELL-C-σ		SELL-8-1

表 2 実施ケースの概要

使用したスレッド数は下記である:

- KNC : 240
- KNL-0:62, 124
- KNL-1:64, 128, 192, 124
- BDW : 18

である. KNC はコア当りのスレッド数を4とした,スレッド数=240 の場合が最も性能が高いが, KNL-0, KNL-1 は コア当りスレッド数=1,2の方が全般的に性能が良い.

**KNL-0, KNL-1** においてスレッド数による性能差はほとんど無いが,最速値を採用している.

### 5.2 Knights Landing での実行について

### 5.2.1 KNL-0

KNL-0においては Flat モードと Quadrant モードの組み合わせを用い、基本的に MCDRAM のみを用いた場合の性能を評価している.使用したスレッド数は 62, 124, 186, 248スレッドである.KNL-0 は 64 コアを搭載し最大 256 スレッドでの実行が可能なプロセッサであるが、スレッド ID 0のコアにのみタイマー割り込みを行わせるような tickless 設定がなされているため、当該スレッドに対応する 1 タイル上では計算を行わないような指定をしている.例えば124 スレッド 実行の際には、環境変数 OMP\_NUM\_THREADS と KMP\_AFFINITY にそれぞれ:

- OMP NUM THREADS=124
- KMP\_AFFINITY=granularity=fine,proclist=[2-63,66-127], explicit

という指定をしている. この proclist 指定の場合, 各コア に対するスレッドの割り当て順序は62のコアに1スレッド ずつを割り当て終えてからそれぞれのコアに第2スレッド を割り当てるという順序になり, KMP\_AFFINITY に compact や balanced を指定した場合よりも scatter を指定し た場合に近い.

### 5.2.2 KNL-1

KNL-1 についても同様に, 68 コア・最大 272 スレッドでの利用が可能であるが, tickless 設定を考慮した 64, 128, 192, 256 スレッドで使用している.

Flat モードでプログラムを実行する際には:

### • numactl --membind=1 ./a.out

という形式でプログラムを実行することで MCDRAM のみ を選択的に使用している. Cache モードでプログラムを実 行する場合には実行時の特別な指定は不要である. コンパイル時の主なオプションは-align array64byte -O3

-xMIC-AVX512 –qopenmp である.

### 5.3 予備的計算結果(KNC, KNL-0, BDW)

図 12 は CM-RCM(k)法の色数を変化させた場合の, ICCG 法の収束までの反復回数, 図 13 は ICCG 法による線形ソル バーの計算時間である. 図 13 は KNC, KNL-0, BDW にお ける最適ケース (AC-3, BC-3 を除く)の結果が掲載され ている. 5.2.1 で述べたように, KNL-0 では Flat/Quadrant モードの組み合わせで,高速な MCDRAM のみを用いた場 合の性能を評価しているが,参考のため DDR4 を使用した ケースも実施している.

KNCでは AC-2(Coalesced, Sliced ELL, Column-wise, ブロック化)が最も性能が高いが,他の場合は BR-1 (Coalesced, Sliced ELL, Row-wise)が最も性能が高かっ た.図12に示すように,色数が増加すると反復回数は減少 するが〔1,2〕,KNC,KNL-0ではスレッド数が多いため, 色数が増加すると同期のオーバーヘッドの影響が顕著とな る.したがって,図13に示すように,色数が増加した場合 でも計算時間が一般的に増加する.特に,KNCではこの増 加が顕著である.今回の問題ではKNC,KNL-0ともに10 色程度が最適色数となっている.この最適色数は問題設定, ハードウェアの特性,使用スレッド数によって変動する. 一方,BDW はスレッド数が少ないため,色数増加による 計算時間低下は他と比較して少ない. KNL-0 (MCDRAM) は KNL-0 (DDR4) と比較して 3 倍 強速い.



図 12 ICCG 法ソルバーの計算性能,要素数:128<sup>3</sup> (=2,097,152),色数と反復回数の関係(b)色数と計算時 間の関係



図 13 ICCG 法ソルバーの計算性能,要素数:128<sup>3</sup> (=2,097,152),色数と計算時間の関係

### 5.4 SELL-C-oの効果

続いて、2 色~10 色を対象として KNC, KNL-0 において SELL-C- $\sigma$  (SELL-8-1)を適用し、性能を評価した.まず、 KNC では BR-1 (Sequential, Sliced ELL, Row-wise)と比 較して AC-2 (Coalesced, Sliced ELL, Column-wise, ブロ ック化)の性能が高いが、KNL-0 ではほとんど差はなく、 BR-1 の方がやや速い.

KNC では, SELL-C-σによる効果はなく, AC-2 と比較し てむしろ性能は低下している. KNL-0 でも効果は少ないが, BR-1 と比較して若干性能が向上している.

図 15 は,各色における SELL-C-σによる性能改善率を示 している.具体的には,AC-3 (Coalesced, SELL-C-σ)と AC-2 (KNC), BR-1 (KNL-0)の ICCG 法計算時間の比率 である.KNL-0 では,2 色~10 色で 5%以上の性能向上が 見られるが,KNC では2 色以外では概して性能が低下して いる.SELL-C-σでは padding により計算量が若干増加する とともに,ループ構造が元のアルゴリズムと比較して複雑 なることも起因していると考えられる.



図 14 ICCG 法ソルバーの計算性能,要素数:128<sup>3</sup> (=2,097,152),色数と計算時間の関係 (a) KNC, (b) KNL-0, ○:AR-0, ●:BR-1, △:AC-2, ▲:AC-3 (Coalesced, SELL-C-σ)





また非零非対角成分数が少ないことも SELL-C-σによる 性能改善が少ない要因の一つと考えられる. 図 5 からもわ かるように、2 色の場合、第 1 色では、非零非対角成分は 全て上三角成分(行当り最大 6 個)、第 2 色の場合は全て下 三角成分(行当り最大 6 個)となっており、各ループで処 理する非零非対角成分の数が多い. この場合、図 15 にも示 すように KNC, KNL-0 ともに性能改善率は高く、KNL-0 では 20%を超えている. 色数が大きくなると色番号が 2~ NC-1 に含まれる要素の数が多くなる.このような要素は上下三角成分の数が行当りそれぞれ最大3個と2色の場合と比較して少ないため、性能改善率も少ないものと考えられる.

# 5.5 MCDRAM の利用モードによる性能への影響(KNL-1)

KNLに搭載された高速メモリ MCDRAMの利用モードが プログラムの実行にどのような影響を及ぼすかを確認する ため, Flat モードと Cache モードそれぞれで同一のプログ ラムを実行して性能を確認した.本節では KNL-1 を用いて 実験を行った.

一般的に対象プログラムが MCDRAM に収まりきるサイ ズの場合は Flat モードを用いればよく, Cache モードを用 いるメリットは特にない.本稿の対象としている問題も 16GB の MCDRAM に十分収まる規模である.我々はむし ろ Cache モードを用いることによる性能低下の有無や大小 に着目している.これは,動的に問題サイズが決まるよう な問題を想定した場合に,問題サイズが MCDRAM の容量 を超える場合でも Cache モードを用いれば計算が行える一 方,問題サイズが小さい場合にも Cache モードを用いると Flat モードよりも有意に性能が低下するのであれば,問題 サイズにより実行環境の選択・切替をするべきであり,そ のような利用方法を行うべきかを見積もるためという意味 がある.

図 16 は, KNL-0 において良い性能の得られた BR-1 (Sequential, Sliced ELL, Row-wise)(10 色)について、 KNL-1 上で 64, 128, 192, 256 スレッドそれぞれの Flat モ ードと Cache モードの性能を測定した結果(実行時間およ び実行時間比)を示している.いずれも10回実行時の最速 値である.測定の結果,64 スレッド実行では Cache モード, それ以外のスレッド数では Flat モードが高速であったが, その実行時間の割合は最大でも 3.5%と小さい.この結果か らは, MCDRAM に収まるメモリ容量の問題を扱う場合で も, Flat モードに設定せず Cache モードで実行しても大き



図 16 Flat モードと Cache モードの実行時間および実行時間比, 要素数:128<sup>3</sup> (=2,097,152), BR-1 (Sequential, Sliced ELL, Row-wise) (10 色), KNL-1 における実行

な性能ペナルティは生じないと考えられる.

# 6. まとめ

SELL-C-σ法は疎行列演算の性能を高める行列格納手法 として注目されているが、これまでは専ら疎行列ベクトル 積に適用されてきた.本研究ではデータ依存性を含む ICCG 法に SELL-C-σ法を適用した事例である. Intel Xeon Phi (Knights Corner, Knights Landing)上での性能評価を実 施し、特に Knights Landing上では従来手法と比較して高い 性能改善を達成することができた.しかしながら、Sliced ELL と比較した性能改善率は数%であり、更なる最適化と ともに、様々なアプリケーションへの適用による検証が必 要である.

更に Intel Xeon Phi(Knights Landing)の挙動を確認する ため, MCDRAM に収まるメモリ容量の問題を Flat モード と Cache モードで実行し性能を比較した結果,その時間差 は 3.5%以下と非常に小さかった.

## 参考文献

1) 大島聡史,松本正晴,片桐孝洋,塙敏博,中島研吾,様々な 計算機環境における OpenMP/OpenACC を用いた ICCG 法の性能評 価,情報処理学会研究報告(HPC-145)(2014)

 中島研吾, 拡張型 Sliced-ELL 行列格納手法に基づくメニィコ ア向け疎行列ソルバー, 情報処理学会研究報告(HPC-147)(2014)

3) 最先端共同 HPC 基盤施設, http://jcahpc.jp/

4) 東京大学情報基盤センター(スーパーコンピューティング部門), http://www.cc.u-tokyo.ac.jp/

5) Washio, T., Maruyama, K., Osoda, T., Shimizu, F., and Doi, S., Efficient implementations of block sparse matrix operations on shared memory vector machines. Proceedings of The 4th International Conference on Supercomputing in Nuclear Applications (SNA2000) (2000)

6) Nakajima, K., Flat MPI vs. Hybrid: Evaluation of Parallel Programming Models for Preconditioned Iterative Solvers on "T2K Open Supercomputer", IEEE Proceedings of the 38th International Conference on Parallel Processing (ICPP-09), pp.73-80 (2009)

 Nakajima, K., Optimization of Serial and Parallel Communications for Parallel Geometric Multigrid Method, Proceedings of IEEE ICPADS 2014 (in press) (2014)

8) Monakov, A., A. Lokhmotov, and A. Avetisyan, Automatically tuning sparse matrix-vector multiplication for GPU architectures, Lecture Notes in Computer Science 5952 (2010) 112-125

9) Nakajima, K., Parallel Iterative Solvers of GeoFEM with Selective Blocking Preconditioning for Nonlinear Contact Problems on the Earth Simulator, ACM/IEEE Proceedings of SC2003, (2003)

10) Kreutzer, M., Hager, G., Wellein, G., Fehske, H. and Bishop, A.R.: A unified sparse matrix data format for efficient general sparse matrix-vector multiplication on modern processors with wide SIMD units. SIAM Journal on Scientific Computing 36-5 (2014) C40