| Item type |
SIG Technical Reports(1) |
| 公開日 |
2016-11-21 |
| タイトル |
|
|
タイトル |
TCADシミュレーションを用いたFDSOIプロセスの耐ソフトエラー回路構造の検討 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Evaluation of Radiation-Hard Circuit Structures in an FDSOI Process by TCAD Simulations |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
ノイズ・ソフトエラー |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
京都工芸繊維大学 |
| 著者所属 |
|
|
|
京都工芸繊維大学 |
| 著者所属 |
|
|
|
京都工芸繊維大学 |
| 著者所属 |
|
|
|
京都工芸繊維大学 |
| 著者所属 |
|
|
|
京都工芸繊維大学 |
| 著者所属(英) |
|
|
|
en |
|
|
Kyoto Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Kyoto Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Kyoto Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Kyoto Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Kyoto Institute of Technology |
| 著者名 |
山田, 晃大
丸岡, 晴喜
梅原, 成宏
古田, 潤
小林, 和淑
|
| 著者名(英) |
Kodai, Yamada
Haruki, Maruoka
Shigehiro, Umehara
Jun, Furuta
Kazutoshi, Kobayashi
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
集積回路はムーアの法則に従って微細化してきたが， それに伴いソフトエラーによる信頼性の低下が問題となっている．既にソフトエラーの対策として，三重化を用いた冗長化回路は有効であるが，面積や遅延時間，消費電力が増加する．冗長化によらない対策が必要とされているため，FDSOI プロセスにおける非冗長化ラッチのソフトエラー耐性を評価する．TCAD シミュレーションを用いて，PMOS トランジスタや容量を追加したラッチのソフトエラー耐性を評価した．PMOS パストランジスタを追加したラッチは，LET が 60 MeV - cm² / mg である粒子を照射した場合でも保持値が反転せず，宇宙でも利用可能なソフトエラー耐性であることが判明した． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
According to the Moore's law, LSIs are miniaturized and the reliability of LSIs is degraded. To improve the tolerance of FFs against soft errors, several redundant FFs are effective countermeasures. However, redundant FFs have large area, delay and power overheads. Non - redundant FF structures with higher soft - error resilience are needed. In this paper, we evaluate non - redundant FF structures in an FDSOI process to prevent soft errors. We evaluate soft error rates of latches with additional components such as capacitors or PMOS pass - transistors by TCAD simulations. Even by a particle hit with LET of 60 MeV-cm² / mg, the stored value of the latch with PMOS pass - transistors is not upset. Thus, the latch has enough tolerance to use even if in outer space. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM）
巻 2016-SLDM-177,
号 6,
p. 1-6,
発行日 2016-11-21
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM16177006.pdf (736.3 kB)
