Item type |
SIG Technical Reports(1) |
公開日 |
2016-09-29 |
タイトル |
|
|
タイトル |
ディープラーニング向けアクセラレータアーキテクチャのFPGA実装 |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
ポスタ・デモセッション |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
東京大学 |
著者所属 |
|
|
|
東京大学 |
著者所属 |
|
|
|
東京大学 |
著者所属 |
|
|
|
東京大学 |
著者所属 |
|
|
|
東京大学 |
著者所属 |
|
|
|
東京大学 |
著者名 |
林, 遼
森下, 真幸
高田, 遼
坂本, 龍一
近藤, 正章
中村, 宏
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
近年,高電力効率を目的としたディープラーニングアクセラレータの研究が活発に行われている.しかし,データアクセスやネットワーク構造を工夫することで省電力化を行う研究が多く,対象とするネットワーク構成が限定され拡張性に乏しいという課題が考えられる.そこで我々は,命令セットにより多様なネットワークに柔軟に対応可能なアクセラレータ構成を検討している.今回,アーキテクチャのプロトタイプを FPGA を用いて実装し,畳み込みニューラルネットワークによる画像認識を実行するデモンストレーションを製作した.また,いくつかのパラメータを変化させ畳み込みニューラルネットワークの実行時間について見積りを行った. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
書誌情報 |
研究報告システム・アーキテクチャ(ARC)
巻 2016-ARC-222,
号 12,
p. 1-2,
発行日 2016-09-29
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |