## FPGA NIC向けノンパラメトリックオンライン外れ値 検出機構

林 愛美<sup>1,a)</sup> 徳差 雄太<sup>1,b)</sup> 松谷 宏紀<sup>1,2,3,c)</sup>

#### 受付日 2015年11月19日, 採録日 2016年5月17日

概要:センシング技術や Internet of Things(IoT)技術の発展にともない,生成されるセンサデータ量は増 加し続け、組み込み分野においても大規模データを処理可能なセンサデータ収集システムの必要性が増し ている. このような膨大な量のデータの中から期待されるパターンと一致しないアイテムのみを効率的に 検出するアルゴリズムとして、データセットモデルに依存しにくいノンパラメトリックな外れ値検出アル ゴリズムの利用が期待されている。本論文では、ネットワークアプライアンスでの利用を想定し、10 Gbit Ethernet インタフェースを有する FPGA ネットワークインタフェースカード(FPGA NIC)上に外れ値 検出機構を実現するための手法を提案する.LOF(Local Outlier Factor)は精度の高い外れ値検出アルゴ リズムであるが、その計算の複雑さやデータセットモデルの大きさから、FPGA にはオフロードされてい ない.本論文では LOF アルゴリズムを FPGA NIC の FPGA 部に実装した.正常値を含むサンプルデー タパケットは FPGA NIC でフィルタされ、外れ値を含むデータのみソフトウェアで処理するシステムを 提案する. ただし、LOF アルゴリズムをそのまま FPGA NIC にオフロードすると、計算やメモリのため に必要な資源が膨大な量になってしまうため、データセットモデルの一部をキャッシュするシステムを提 案する. 100,000 サンプルを含むデータセットモデルを用いた評価の結果, 45%~90% のデータが LOF に よる外れ値フィルタリング NIC のキャッシュにヒットし, NIC による外れ値検出を実現できた.これは, 外れ値検出をすべてソフトウェアで実行した場合に比べて 1.82 倍~10 倍の外れ値検出処理スループット 向上に相当する.

キーワード: FPGA, FPGA NIC, 外れ値検出, LOF

## A Nonparametric Online Outlier Detector for FPGA NICs

Ami Hayashi<sup>1,a)</sup> Yuta Tokusashi<sup>1,b)</sup> Hiroki Matsutani<sup>1,2,3,c)</sup>

#### Received: November 19, 2015, Accepted: May 17, 2016

**Abstract:** As the sensing technology and Internet of Things (IoT) technology advance, sensor data stream continuously grows in size, and thus a sensor data aggregation demands a high throughput even in embedded system domains. As outlier detection that filters non-essential data by comparing with expected patterns, especially a nonparametric outlier detection algorithm that does not depend on dataset model is an attractive choice for the sensor data aggregation. In this paper, we propose a nonparametric outlier detection mechanism using an FPGA network interface card (FPGA NIC) that equips four 10 Gbit Ethernet interfaces for network appliances. We employ LOF (Local Outlier Factor) algorithm for outlier detection as it is known as a high precision algorithm. However, FPGA-based design of LOF algorithm has not been reported due to the algorithm complexity and large data set required. In our design, LOF algorithm is implemented on the FPGA and non-essential data are filtered at the NIC, while the others are processed by a software. A naive offloading of LOF algorithm to FPGA devices may significantly increase hardware resources because of complexity of the computation and its large dataset model. Thus we propose to cache only a frequently-used portion of the dataset model in the FPGA NIC. The simulation results using a dataset model containing 100,000 sample data show that 45%–90% of input data are hit to the cache and filtered at the NIC. It corresponds to a 1.82x to 10x throughput improvement on the outlier filtering compared to that of a software-based execution.

Keywords: FPGA, FPGA NIC, outlier detection, LOF

## 1. はじめに

現在,様々なものにセンサが組み込まれ,あらゆるものが 情報化されている.このようなセンシング技術や Internet of Things (IoT) 技術の発展にともない,生成されるセン サデータ量は増加し続け,組み込み分野においても膨大な 量のセンサデータを処理可能なセンサデータ収集システム の必要性が増している.

膨大な量のセンサデータを効率的に蓄積するためには、 データの選択 (フィルタリング) もしくはデータの圧縮が一 般的な解決策である. そこで,本論文では,センサデータ収 集システムでの利用を想定し、受信したセンサデータをオ ンラインでフィルタリングし、さらなる解析もしくはスト レージへの保存が必要なデータのみを選択的に取得するシ ステムを実現する.図1に本研究が想定するシステムの概 要を示す. センサノード (クライアント) からネットワー クを通じてセンサデータ収集システム(サーバ)に入力さ れたセンサデータは、サーバ側の NIC (Network Interface Card) 内でデータマイニングアルゴリズムによって検査さ れ,必要なデータかどうかを判定される.必要でないと判 定されたデータは NIC 内で破棄され、必要なデータのみが ネットワークプロトコルスタックへと渡され、ストレージ への保存、もしくは、ソフトウェアによるさらなる解析が 行われる.この場合、1度破棄してしまったデータを復元 することは困難であるため, データの選択は慎重でなけれ ばならない. そこで、本論文では、精度の高い外れ値検出 アルゴリズムとして Local Outlier Factor (LOF) [3] を採 用する.LOF はノンパラメトリックであらゆるデータセッ トに対して適用可能である反面,計算の複雑さや必要とす るデータセットモデルの大きさから,NICのハードウェア へのオフロードに関する既存研究はない.

ネットワークの帯域は増加し続けており,数十Gbps,も しくはそれ以上の帯域も現在利用可能となってきた.この 帯域の増加にともない,継続的に流れてくるデータをオン ザフライ処理するストリーム処理の高性能化も重要となっ てきた.しかし,本論文で対象とするLOFを用いた外れ 値検出は計算負荷が高くストリーム処理として利用するこ とが難しいアルゴリズムである.たとえば,本論文での評 価(4章参照)では,ソフトウェアアプリケーションでは秒 間 3,600 サンプル程度しか外れ値検出を行うことができな

- 3 国立情報学研究所
- National Institute of Informatics
- <sup>a)</sup> hayashi@arc.ics.keio.ac.jp
   <sup>b)</sup> tokusasi@arc.ics.keio.ac.jp
- c) matutani@arc.ics.keio.ac.jp



図 1 データマイニングを用いたフィルタリング NIC Fig. 1 Filtering NIC using data mining.

かった. これは, 64 Byte 長のパケットを秒間 10,000,000 個以上受信可能な 10 Gbps のラインレートに比べると非常 に低い性能であり,ストリーム処理のボトルネックとなっ てしまう.そのため,LOF アルゴリズムの性能向上を達成 するためのシステムが必要であると考え,手段の1つとし て LOF アルゴリズムの一部をホストアプリケーションか ら NIC 内にオフロードする方法を提案する.

受信したセンサデータに対して,NIC内で外れ値検出 を行い,外れ値以外のセンサデータをパケットのまま破棄 する.これにより,アプリケーション層での外れ値検出処 理だけでなく,ネットワークプロトコルスタックでの処理 も削減することができ,ホストの負荷軽減に寄与し,スト リーム処理全体の性能向上を見込むことができる.

なお,アルゴリズムを NIC 内に移植することは可能で あっても、シンプルにデータマイニングとフィルタリング を行うだけではシステムが成り立たない場合もある.具体 的には、必要のないセンサデータを NIC 内で破棄すること でホストは入力されてきたデータセット全体を把握するこ とができなくなるが、このことがシステムに影響を与える 場合である.この影響はデータマイニングアルゴリズムの 種類や実装環境によって異なる.たとえば、データセット モデル(確率モデルや分類器など)の更新が逐次的に行わ れ、かつ、ホストでデータセットモデルの更新を行う場合、 NIC 内で大部分のセンサデータを破棄されてしまうと、ホ ストはデータセットモデルを適切に更新できなくなってし まう.

本論文で対象とする LOF を用いた外れ値検出では, デー タセットモデルの更新を行わないため, この問題は起こら ないが, 文献 [5] で我々はこの問題が起こる場合に焦点を 置いており, マハラノビス距離を用いた外れ値フィルタリ ング NIC の提案を通じて問題の解決方法と実装方法を提 案している.

本論文の目的は,LOF を用いた外れ値検出機構を FPGA (Field Programmable Gate Arrays) ベースの NIC<sup>\*1</sup>上に 実装し,NIC 内で外れ値検出およびセンサデータのフィル タリングを行うことである.また,LOF を用いた外れ値検 <sup>\*1</sup> 以降, FPGA NIC と略す.

 <sup>-</sup> 慶應義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University, Yokohama, Kanagawa 223–8522, Japan
 2 科学技術新興機構さきがけ

PRESTO, Japan Science and Technology Agency

出機構を FPGA 上に構築する際に起こる問題点を指摘し, その解決策を提示する.本論文の構成は以下のとおりであ る.2章で関連研究を紹介し,3章で LOF を用いた外れ値 フィルタリング NIC を提案する.4章では提案手法を評価 し,5章で本論文をまとめる.

## 2. 関連研究

外れ値検出アルゴリズムのうち,NICにオフロード可能 と考えられるマハラノビス距離およびLOFを用いた手法 を紹介する.

#### 2.1 マハラノビス距離を用いた外れ値検出

マハラノビス距離とは、統計や機械学習の分野で幅広く 利用されている、データの特徴ごとの分散の相関を考慮し た距離である. m 個のサンプルデータを含むデータセット x<sub>1</sub>, x<sub>2</sub>, ... x<sub>m</sub> に対する新たなサンプルデータ x のマハラノ ビス距離を用いた外れ値検出は以下の式で表される.

$$\mu = 1/m \sum_{i=1}^{m} x_i \tag{1}$$

$$\Sigma = 1/m \sum_{i=1}^{m} (x_i - \mu) (x_i - \mu)^T$$
(2)

$$\sqrt{(x-\mu)^T \Sigma^{-1}(x-\mu)} > \theta \tag{3}$$

式(3)の左辺がマハラノビス距離である.マハラノビス 距離は、特徴ごとの分散を相関付ける共分散行列(式(2)) と、対象データの各特徴の値 $x_i$ と対応する平均値(式(1)) からの距離を用いて計算される.このマハラノビス距離を, ユーザによって設定された閾値 θ と比較し、閾値よりもマ ハラノビス距離が大きければ、分散を考慮したうえでデー タ全体の平均から離れすぎていると判断され、外れ値と判 定される.この計算に利用される m 個のサンプルデータ は、最新 m 個のものに順次更新される.このような古い サンプルデータの情報を忘れて,新しいサンプルデータの 情報のみを利用するアルゴリズムを忘却型アルゴリズムと 呼ぶ. 文献 [5] では、ホストが入力されてきたデータセッ ト全体を把握することができなくなるという問題への対処 に焦点を置いており、このマハラノビス距離を用いた外れ 値フィルタリング NIC の提案を通じて問題の解決方法と 実装方法を提案している.

このマハラノビス距離を用いた外れ値検出は単純で利用 しやすい反面,古典的なパラメトリックアルゴリズムであ るため,それ単体で利用するには力不足であることが多い. そこで,本論文では,外れ値検出の中でも,様々なデータ セットに適用可能で精度も高いノンパラメトリックアルゴ リズムである LOF を用いた外れ値検出アルゴリズムを利 用した外れ値フィルタリング NIC を提案する.

## 2.2 Local Outlier Factor を用いた外れ値検出

#### 2.2.1 Local Outlier Factor

LOF は Breunig らによって提案された密度をベースと したノンパラメトリックな外れ値検出アルゴリズムであ る [3]. 密度を基に外れ値かどうかを判定しているため, データセット内に確率モデルが異なる複数のクラスタが存 在する場合にも,それぞれのモデルを特定することなく直 接外れ値を検出することができる.以下にその基本的なア ルゴリズム (オフライン実行)を簡単に説明する.データ セット D に含まれるサンプルデータ p のうち,外れ値であ るものを検出する.初めに,対象サンプル p の k-distance  $\varepsilon k\_distance(p)$  と定義する.  $k\_distance(p)$  は, サンプル  $o \in D \ge p$  の距離 d(p,o) で表される.  $こ O o \in D$  は以下 の条件で与えられる. k はユーザによって与えられる正の 整数パラメータとする.

少なくとも k 個のサンプル  $o' \in D$  について,以下の関係が成り立つ.

$$d(p,o') \le d(p,o) \tag{4}$$

また,k-1 個以下のサンプル  $o' \in D$  について,以下の 関係が成り立つ.

$$d(p,o') < d(p,o) \tag{5}$$

次に、この  $k\_distance(p)$  を用いて p の k-distance neighborhood を  $N_{k\_distance(p)}(p)$  として以下の式で定義する.

$$N_{k\_distance(p)}(p) = \{q \in D | d(p,q) \le k\_distance(p)\}$$
(6)

つまり、 $N_{k\_distance(p)}(p)$ はpの近傍サンプルの集合で あり、少なくともk個のサンプルが含まれている.また、  $p \ge o \in D$ の reachability distance  $\varepsilon$  reach\\_dist\_k(p, o) と して以下の式で定義する.

$$reach_dist_k(p, o) = \max\{k_distance(o), d(p, o)\}$$
(7)

pが $o \in D$ から離れている場合は、その距離 d(p,o)が そのまま reachability distance となり、十分に近い場合 は、oの k-distance (o とoの近傍サンプルから計算された  $k\_distance(o)$ )に統一される、このようにすることで、pとoが十分に近い場合の  $reach\_dist_k(p,o)$ の変動を抑える ことができる、この  $N_{k\_distance(p)}(p)$  と  $reach\_dist_k(p,o)$ から、pの local reachability density である  $lrd_k(p)$  を以下 の式で定義する、

$$lrd_k(p) = \frac{|N_{k\_distance(p)}(p)|}{\sum_{o \in N_{k\_distance(p)}(p)} reach\_dist_k(p, o)}$$
(8)

 $p \circ LOF$ は,式(8)によって計算された $lrd_k(p)$ と,同様に式(8)を利用し, $o \in D$ とその近傍サンプルから計算された $o \circ$ local reachability density ( $lrd_k(o)$ と表記)を

用いた以下の式で求められる.

$$LOF_k(p) = \frac{\sum_{o \in N_{k\_distance(p)}(p)} \frac{lrd_k(o)}{lrd_k(p)}}{|N_{k\_distance(p)}(p)|}$$
(9)

この  $LOF_k(p)$  が 1 から大きく離れていると, p は外れ値 である可能性が高いとされているが, 外れ値か否かの明確 な基準は設けられていない. また, パラメータ k も推奨値 は 10~20 であることのみ示されている.

LOFを用いた外れ値検出は元々オフラインで実行する ためのアルゴリズムであり,基本的にはデータセットに新 たなサンプルデータが入力されることは考慮されておら ず,用意されたデータセットに含まれるサンプルの中から 外れ値であるものを検出することを目的としている.今回 は,ネットワークを通じて新たに入力されるセンサデータ をフィルタリングすることが目的であるため,あらかじめ サーバ側に用意されたデータセットに対する入力データの LOFを計算することで外れ値かどうかを判定する.つま り,上記の手順におけるデータセットDはサーバに用意さ れた外れ値検出の基準とするためのデータセットモデルと なり,対象サンプルpは入力センサデータとなる.

## 2.2.2 Local Outlier Factor の高速化

LOF アルゴリズムの FPGA へのオフロードに関する研 究は知られていない.しかし,他のデバイスを用いた LOF アルゴリズムの高速化や,精度や計算効率の改善を目的と した改良アルゴリズムの提案はさかんに行われている.

Alshawbkeh らは, GPU (Graphic Processor Unit) を 利用して LOF アルゴリズムの大幅な高速化を達成してい る [1]. GPU を用いると, LOF のような計算量が大きく 並列性を含むアルゴリズムを効率的に実行することができ る. 文献 [1] ではマルチコア実行の 100 倍の速度向上を達 成している.

Pokrajac らは、元より計算量が大きい LOF アルゴリズ ムをオンラインで効率的に実行するための改良アルゴリズ ムの提案を行っている [7].本論文は、LOF の FPGA への オフロードの第1段階として、オリジナルのアルゴリズム を直接的に拡張したオンラインアルゴリズムを対象とし、 種々の改良版アルゴリズム [7] までは対象とはしない.

## 2.3 データマイニングアルゴリズムのフィルタリング NIC への適用

本論文の目的は、ネットワークから入力されるセンサ データを NIC 内で LOF を用いてフィルタリングし、ホス トへの負荷を軽減することである.フィルタリング NIC に実装するデータマイニングアルゴリズムを変更すること もできるが、FPGA 資源と NIC-ホスト間の通信量という 2 つの観点から、フィルタリング NIC に適したアルゴリズ ムの選択およびハードウェア設計をしなければならない.

図2に,この2つの観点によって,マハラノビス距離



Traffic between FPGA NIC and Host

図 2 データマイニングアルゴリズムをフィルタリング NIC に適用 する際に考慮すべき 2 つの点



を用いた外れ値検出アルゴリズムと LOF を用いた外れ値 検出アルゴリズムをプロットしたものを示す.それぞれ のデータセットモデル (マハラノビス距離の共分散行列, LOF のデータセット) はホスト側で保持し,更新が必要 なものについてはホストアプリケーションで更新を行うと する.

マハラノビス距離を用いた外れ値検出は,2.1節で示し たアルゴリズムに沿って,最近のサンプルデータセットの 平均と分散を利用した簡単な計算によって求められるた め,比較的少ない FPGA 資源で実装できる.しかし,ホ ストで共分散行列の計算を行うため,純粋なアルゴリズム に基づいた場合,すべてのデータをホストアプリケーショ ンへと渡さなければならない.そこで,文献 [5]では,平 均値の計算を行うために一時的に NIC 内に保持されてい るサンプルデータセットを定期的に読み出し,それを基に ホストアプリケーションで共分散行列を計算をしている.

LOF を用いた外れ値検出は、入力サンプルデータによ るホスト上のデータセットへの影響(データセットモデル の更新)はないものの、そもそも外れ値検出を行うために データセットに含まれる全サンプルデータを必要とする. さらに、入力サンプルの近傍サンプルを決定するために、 用意されたデータセットに含まれる全サンプル数の長さの ソートを行う必要がある.Zuluagaら [9] や小林ら [10] に よって提案されている、ソート回路を効率的に構成するた めの手法を用いれば、ある程度の大きさのデータセット扱 うことが可能になるが、4 章で示すように、現在、単一の FPGA では 3,000~4,000 サンプル程度が限界だと考えら れる.本論文では、ホストでデータセット全体を保持し、 FPGA NIC 内ではデータセットの一部をキャッシュする ことによって,データセットを保持するために必要なメモ リとソートに必要な資源の節約を試みる.

FPGA へのオフロードが困難なアルゴリズムは LOF ア ルゴリズムのほかにも様々なものがある.たとえば、ツ リー型のアルゴリズムである Random Forest [2] は、再帰 処理を行うため、容易にハードウェア化することができな い.しかし、現在非常に注目されているアルゴリズムの1 つであることに加え、工夫次第で FPGA による大幅な高 速化を達成できるので、幅広く研究されている分野でもあ る.文献 [4] では、ツリーの深さを制限することのできる CRF (Compact Random Forest) と呼ばれるアルゴリズ ムを利用することによって、Random Forest による識別の FPGA へのオフローディングと高速化を達成している.

## 3. 外れ値検出機構を備えた FPGA NIC

この章では、本論文の提案である LOF を用いた外れ値 フィルタリング NIC について設計の詳細を示す.

#### 3.1 マハラノビス距離を用いた外れ値検出 NIC

LOF を用いた外れ値フィルタリング NIC の設計を述べ る前に,文献 [5] で我々が提案したマハラノビス距離を用 いた外れ値フィルタリング NIC の設計について簡単に説 明をする.本論文で提案する設計は,このマハラノビス距 離を用いた外れ値フィルタリング NIC の外れ値検出機構 を LOF を用いた外れ値検出に置き換えたものである.

まず、マハラノビス距離を用いた外れ値フィルタリン グ NIC のシステムの全体像を図 3 に示す.実装対象で ある NetFPGA-10G [8] の AXI (Advanced eXtensible Interface) 幅の関係により、外れ値フィルタリングモジュー ルへのパケット入力は 256 bit ずつ行われる.入力された パケットが特定のポートへ向けた UDP パケットである場 合,そのパケットはサンプルデータを含むと判断される. 1つのサンプルデータパケットには1つのサンプルデータ が含まれており、1つのサンプルデータには32 bit の整数 値が特徴個だけ含まれている. ARP (Address Resolution Protocol) パケットなど、その他のパケットの場合は、通 常どおりホストのネットワークプロトコルスタックへと 渡される.サンプルデータパケットはFIFO バッファに一 時的に保存され、中のサンプルデータの値のみが外れ値検 出モジュールへと渡される. そして, サンプルデータが外 れ値と判定された場合はサンプルデータパケットはホス トへと渡される.一方で、外れ値ではないと判定された場 合は NIC 内で破棄される. これらの処理はパイプライン 化され、1 サンプルあたり 2 サイクルで処理可能である. NetFPGA-10G ボードの動作周波数は 160 MHz であるた め、計算上は1秒間に80,000,000 サンプルが処理できる. 実機評価の結果,10GbEのラインレートの95.8%の性能が 確認できた [5].



図 3 マハラノビス距離を用いた外れ値検出 NIC Fig. 3 Outlier filtering NIC using Mahalanobis distance.



図 4 Local Outlier Factor を用いた外れ値検出 NIC Fig. 4 Outlier filtering NIC using Local Outlier Factor.

2章で述べたとおり、データセットモデル(共分散行列) の管理はホストアプリケーションで行っているが、外れ値 以外のサンプルデータはNIC内で破棄されてしまうため、 ホストはモデルの更新を行うための情報を別の方法で得る 必要がある.そこで、我々は、ホストアプリケーションが 定期的にNIC内に保持されているサンプルデータセット をサンプリングすることによって、データセットの更新を 行う手法を提案した.文献[5]で我々が行った評価では、 1,024個のサンプルデータを利用して共分散行列の計算を 行うとき、100,000個のサンプルデータが入力されるごとに 共分散行列の計算を行う場合でも、本来のアルゴリズムに 比べて精度の低下は1%程度のみであった.つまり、1%の 精度と引き換えに、すべてのサンプルをホストへ送る場合 に比べて、NIC-ホスト間の通信量を約99%削減できた.

### 3.2 Local Outlier Factor を用いた外れ値検出 NIC

図 4 は本論文で提案する LOF を用いた外れ値フィルタ リング機構を備える FPGA NIC\*<sup>2</sup>の概要である.青の矢 印で表されている流れは,ネットワークを通じて受信した サンプルデータパケットに含まれるサンプルが外れ値であ るかどうかを判定するための流れである.赤の矢印で表さ \*<sup>2</sup> 以降, LOF NIC と略す. れている流れは,LOF NIC によって外れ値と判定されホス トへ渡されたサンプルが,ホストアプリケーションによっ て通常の値と判定された場合,LOF NIC 内にキャッシュ されたデータセットの更新を行うための流れである.

# 3.3 LOF NIC におけるパケット選別3.3.1 外れ値検出機構の概要

LOF NIC 内のパケット選別処理は図 4 の青の矢印で表 されている. LOF NIC の処理の流れは,基本的には 3.1 節 で述べたマハラノビス距離を用いた外れ値フィルタリング NIC と同様である.ただし,LOF NIC では,後述するデー タセットキャッシュを利用した外れ値検出を行うため,適 切なデータセットがキャッシュされていなかった場合,本 来の LOF を用いた外れ値検出の結果よりも高く LOF が 計算され,外れ値ではないサンプルデータを外れ値である と誤って判定する場合がある.このような場合,本当に外 れ値なのか,外れ値と誤認されているのかを LOF NIC 内 では判断できないため,そのサンプルデータはホストのア プリケーション層に渡され,ソフトウェアで実装された LOF アルゴリズムによって LOF の値が再計算される.

## 3.3.2 外れ値検出機構の詳細

LOF を用いた外れ値検出モジュールについて詳細を述べる.入力されたサンプルデータ *p* は,以下のステップで処理される.

- (1) 一番近傍に存在すると推測されるデータセットを FPGA 内の Block RAM (BRAM) にキャッシュされ たデータセット群の中から選択する (詳細は 3.4 節).
- (2) 選択したデータセットを基に, pの k-distance を計算 する. つまり, データセットに含まれるすべてのサン プルとpとの距離を計算し, その結果をソートする ことによってk番目に近いサンプルとの距離をpの k-distance とする (式 (4), (5)).
- (3) pのk-distanceを用いて, pのk-distance neighborhood を特定する. つまり, k+1番目以降に近いサンプル とpとの距離をpのk-distanceと比較し,同じ距離な らば,そのサンプルもk-distance neighborhood に含 める(式(6)).簡単のため,k-distance neighborhood の最大数をユーザパラメータ NEIGH\_MAX として指 定する.
- (4) データセットに含まれるサンプルの k-distance と local reachability density (式 (8)) は、事前にホストで計算 され、サンプルデータと一緒に NIC 内にキャッシュさ れている. これを用いて p の local reachability density (式 (8)) を計算する.
- (5) ステップ(4)の結果を用いて、pのLOF(式(9))を 計算する.
- (6) ステップ(5) で得られた LOF の値を,ユーザから与 えられた閾値と比較し,閾値を超えていた場合,入力





サンプルデータを外れ値と判定する. 結果は 1 bit の 信号として,パケットフィルタリングモジュールへ送 られる.

## 3.4 データセットのキャッシュ

#### 3.4.1 キャッシュシステムの概要

図 5 に LOF NIC 内に用意されたデータセットのキャッ シュシステムの概要を示す. このキャッシュシステムは FPGA NIC 内で入力サンプルの LOF を計算するためのも のである. 青の矢印は入力サンプルの LOF が計算される 際の流れ,赤の矢印はキャッシュの更新が起こる際の流れ である.

初めに,新たなサンプルデータが入力された際の流れに ついて説明をする.

- (1) サンプルデータの LOF を計算するために、キャッシュ内に存在するデータセットの中から利用するものを1つ選択する.選択したデータセットをデータセット全体(式(4)~(9)におけるD)として、LOFの値をLOF NIC内で計算する.
- (2) LOF NIC 内での計算結果が外れ値だった場合、サン プルデータはホストの LOF アプリケーションに渡さ れ、LOF の値が計算し直される。
- (3)ホストアプリケーションによる計算結果が外れ値ではなかった場合、ホスト上にあるデータセット(図5のAll Data)から一部のデータセット(赤い部分)を FPGA NIC ヘキャッシュする.

以上がキャッシュに関する簡単な流れである.以下に設 計の詳細を示す.

#### 3.4.2 キャッシュシステムの詳細

3.3.2 項のステップ1に示されるように,入力サンプルの LOF を計算するために,まずは利用するデータセットを 決定する必要がある.本来のアルゴリズムならばこのデー タセットとは用意されたサンプルデータ群全体を示すが, メモリ資源が限定された LOF NIC ではこれはホスト上に のみ存在している.そこで,本論文では,データセット全 体から一部のサンプルデータ群を抜き出し,LOF NIC上 のFPGAのBRAMにキャッシュし,これをデータセット としてLOFを計算するようにした。キャッシュは複数の ラインで構成されており,1つのラインにデータセットが 1つ保持される。ラインの数と大きさ(保持されるデータ セット1つの大きさ)については,4章で考察を行う.

LOF NIC に新たなサンプルが入力されると、キャッシュ 内に存在するデータセットから1つが選択される.利用 するデータセットは、キャッシュに格納されているデータ セットの中で入力サンプルに対して一番近傍にあると推測 されるものを利用する.これを実現するため、キャッシュ インデックスの代わりに各データセットの代表サンプル (center sample)を用意し、その代表サンプルと入力サン プルの距離が一番近いデータセットを利用する.この代表 サンプルはデータセットがキャッシュされる際に決定さ れる.

LOF NIC 内で外れ値と判定されホストへと渡されたサ ンプルデータが,ホストのアプリケーションによって外 れ値ではないと判定された場合,LOF NIC での計算結果 が間違っていたことになる.この原因はLOF NIC 内に キャッシュされているデータセットが適当でないことによ るものであるため,新たなデータセットを LOF NIC 内に 保持するようキャッシュを更新する必要がある.このデー タセットは,今回外れ値ではないと判定されたサンプルの 近傍 n サンプルを集めたものである (n はキャッシュライ ンの大きさに依存する).キャッシュするデータは,サン プルデータそのものの値だけでなく,そのサンプルデー タの k-distance および local reachability density の値も含 む.これらの値はあらかじめホストアプリケーションに よって計算されているものとする.また,このとき最近傍 に存在するサンプルデータを代表サンプルとする.

1回の更新でnサンプル分のデータをホストから NIC へ送らなければならないため、キャッシュの更新にはある 程度の時間がかかる.そのため、更新中にも次のサンプル データがホストへ送られてくる可能性はあるが、そのサン プルが外れ値でない場合でも、そのサンプルによるキャッ シュの更新は行わないものとする.キャッシュラインの置 き換え方式については、FIFO (First In First Out)を採 用している.

#### 3.5 LOF を用いた外れ値検出モジュールの構成

この節では、データセットキャッシュを含めた LOF を用 いた外れ値検出モジュール (図 4 における Outlier Detection using Local Outlier Factor の部分) に関して、具体的 な回路の構成について説明する.以降の図には LOF を用 いた外れ値検出を実現するために重要な要素のみが描かれ ており、clk や stop などの基本的な制御やその他 (パイプ ライン化など) のための配線・レジスタは省略している.



図 6 外れ値検出モジュールの全体図 Fig. 6 Overview of outlier filtering module.

図6に外れ値検出モジュールの全体図を示す.図中の Inum はキャッシュラインの数, Ilen は1 ラインに含まれる サンプルの数, nmax は近傍サンプル数の最大数 (3.3.2 項 で示したユーザパラメータ NEIGH\_MAX と同義)を表し ている. LINE\_ID\_LEN は使用するキャッシュラインの ID を表すために十分な幅であり、キャッシュラインの数で決 定される. NEIGH\_ID\_LEN は近傍サンプルの ID を表すた めに十分な幅であり、1 ラインに含まれるサンプル数で決定 される. なお, この節ではサンプルの特徴数は 2,1 個の特 徴は32 bit で表されるとする. このモジュールは,主に3つ のモジュールとデータセットキャッシュから成り立ってい る. サンプルデータが入力されると, cache\_select モジュー ルによって line\_id が計算される.この line\_id によって, 利用されるデータセットが選択され、このデータセットに 含まれるサンプルデータ群が k\_dist\_calc モジュールへと 渡される. このモジュールでは近傍サンプルの計算が行わ れ、結果は近傍サンプルの ID (neigh\_id) と近傍サンプル と入力サンプルの距離の2乗 (neigh\_dist), 近傍サンプル の数 (neigh\_num) で出力される. neigh\_id と cache\_select モジュールから引き継いだ line\_id によって, データセッ トキャッシュの中から近傍サンプルの k-distance (k\_dist) と local reachability density (lrd) が選択され、それらと neigh\_dist を sqrt 回路に通した近傍サンプルと入力サンプ ルの距離および neigh\_num が lof\_calc モジュールの入力と なる. lof\_calc モジュールでは、入力サンプルと近傍サン プルの reachability distance の計算,入力サンプルの local reachability density の計算, LOF (lof) の計算が行われ, lof が出力される.そして,この lof がユーザパラメータの thr と比較されることによって、入力サンプルが外れ値か どうか判定される. 判定結果は1bitの信号で出力される. 各モジュールで使用されている演算器群(掛け算器・割り 算器・sqrt 回路)は面積やサイクル数を効率化するため, Xilinx ISE に付属の Core Generator によって生成された ものを使用している.また、大量の演算器によって LUT





の消費量が著しく増加し,資源不足に陥ることを防ぐた め,掛け算器と割り算器は,LUTではなくDSPによる構 成を選択した.以下,それぞれのモジュールとデータセッ トキャッシュの構成について詳細に説明していく.

#### 3.5.1 cache\_select $\forall j = \nu$

図7にcache\_select モジュールの詳細を示す.このモ ジュールは、center sample (center\_sample) 群と入力サン プル (input\_sample) を入力とし、利用するデータセット の ID を line\_id として出力するモジュールである.サンプ ルが入力されると、distance\_calc モジュール群によって、 各 center\_sample と input\_sample の距離の 2 乗が計算され る.この distance\_calc 内には特徴数 (以下, feat と表記) 個の掛け算器が使用されており、1 つの掛け算器は DSP スライスを 4 個使用しているため、合計で 4 × feat 個の DSP スライスを使用している.そのため、cache\_select モ ジュール全体では 4 × feat × lnum 個の DSP スライスを 消費する.距離が一番近い center sample を発見するだけ でよいので、sqrt 演算は行わずに掛け算のみを行い、距離 の 2 乗のまま次の min モジュールへ送られる.

min モジュールは入力された値から最小値を発見し,そ の ID を出力するモジュールである. ID の付与は入力時に ポートごとに行われる.各値はレジスタに保持され,隣り 合ったレジスタの値を比較することよって,レジスタの次 の値が決まる.たとえば,reg\_0\_0と reg\_0\_1の値を比較し, 小さい方が次の reg\_0\_0の値となる.このレジスタと比較 演算器の組合せが *lnum*/2 個並んでおり,1サイクルに1 回の比較が行われ,トーナメント方式で最小値が決まって ゆき,log<sub>2</sub> *lnum* サイクルで最小値が求まる.最小値を求 めるためには,値を1つずつ比較する方法もあるが,サイ クル数が *lnum*-1サイクルかかってしまうため,今回は 簡単に構成可能であり,サイクル数を効率化できるという 理由で,マージソートをもとにしたトーナメント方式を採 用した.



#### 3.5.2 k\_dist\_calc モジュール

図8にk\_dist\_calcモジュールの詳細を示す.このモ ジュールは、データセット内のサンプル群 (cached\_sample) の中から入力サンプル (input\_sample) の近傍サンプルを発 見し, 近傍サンプルそれぞれの ID (neigh\_id), 近傍サンプ ルそれぞれと input\_sample との距離の 2 乗 (neigh\_dist), 近傍サンプルの数 (neigh\_num) を出力する. cache\_celect モジュールと同様,まずは distance\_calc モジュールによる 距離の2乗の計算が行われる.このモジュールが消費する DSP スライスは4× feat×llen 個である. 距離の2 乗が計 算されると、partial\_sort モジュールによる選択的ソートが 行われる.このモジュールは、入力された値の上位 nmax (近傍サンプルの数の最大数) 個の ID と値を出力する.こ れが近傍 nmax 個のサンプルの ID と入力サンプルとの距 離の2乗となる.さらに、近傍サンプルの個数を知る必要 があるため, k (近傍サンプルの最小数) 番目に近いサンプ ルから順に、次に近いサンプルと入力サンプルとの距離の 2乗を比較する.同じ距離に存在した場合はそのサンプル も近傍サンプルに含め、そのまた次に近いサンプルとの距 離の2乗を比較する.距離に差があった場合は、そこで比 較をやめて,近傍サンプルの個数を決定する.

以降では partial\_sort モジュールについて説明する.本 論文では簡単のため、広く知られているアルゴリズムを選 択的ソート(上位 nmax 個を決定するソート)回路に使用 することにした.その中でも、比較的サイクル数の効率が 良いマージソートをもとにした選択的ソートを partial\_sort モジュールとして実装した. 図 9 に partial\_sort モジュー ルの詳細を示す.図中のdataはIDと値を含むため、幅は (NEIGH\_ID\_LEN+32) bit であるが, スペースの都合で省 略している.また、このモジュールは破線で区切られた段 階に分かれ、パイプライン化されている.入力された値に はポートごとに ID が与えられ, さらに隣の値と比較され, 小さい順にレジスタに格納される.この2つの値が小さい 順に格納されたレジスタに対してソートを行う.具体的に は、レジスタのアドレスが示す値を次々と比較し、別のレ ジスタへとコピーしていく. 最初のレジスタのアドレスは 最小値を指しており、その値がコピーされた段階でアドレ スがインクリメントされる.たとえば、図9の左上の部分



で説明をすると、まず reg\_0\_0 の最小値と reg\_0\_1 の最小 値が比較され、reg\_0\_0の方が小さかった場合、その値が tmp\_0\_0の先頭に書き込まれ, reg\_0\_0のアドレスがインク リメントされる. そして, 次のサイクルでは reg\_0\_0 の 2 番目に小さい値と reg\_0\_1 の最小値が比較される. 4 サイク ルかけて, tmp\_0\_0 に昇順に並べられた4つの値が揃った ら, その値を reg\_1\_0 にコピーし, 次のステージで同様に4 つの値でできた2つの昇順の数列から8つの値でできた1 つの昇順の数列を作る.これを繰り返して,最終的な全体 の数列を得る.ただし、最初のステージのみは、4サイクル に加えて、隣り合う2つの入力サンプルの比較をしてレジ スタに書き込む1サイクルの処理を含んでいるため,(4+1) サイクルとなっている. なお, これは選択的ソートであり, 上位 nmax 個の値以外をソートする必要はない. つまり, partial\_sort モジュールでは、途中で nmax 個よりも長い 昇順の数列を作る機会があっても、上位 nmax が確定した 時点で処理を中断する.たとえば、図9はnmax=8の場 合を表しているため、図の下部では8個の値からなる2個 の数列(合計16個の値)から、上位8個の値のみを選択 し、次のステージに渡している.こうすることで、通常の ソート回路に比べてサイクル数や面積を節約している.こ のサイクル数が本論文で提案する LOF NIC の性能のボト ルネックとなり、そのサイクル数は近傍サンプル数の最大 数 nmax となる. 最終的に得られた上位 nmax 個それぞ れの ID と値が出力される.

#### 3.5.3 lof\_calc モジュール

図 **10** に lof\_calc モジュールの詳細を示す. このモジュー ルは,入力サンプルの近傍サンプルに関するデータ(入力 サンプルと近傍サンプルの距離である neigh\_dist,近傍サ



図 10 lof\_calc モジュール Fig. 10 lof\_calc module.

ンプルの k-distance である k\_dist, 近傍サンプルの local reachability density である lrd, 近傍サンプルの数である neigh\_num)から,入力サンプルの LOF を計算・出力す る.まず, neigh\_distとk\_distから入力サンプルと近傍サ ンプルの reachability distance (図中の reach\_dist)を計算 する.これは,2.2.1項の式(7)の計算にあたる.これ以降 の計算は,式(8)と式(9)を合わせたものである.具体的 には, reach\_distとlrdをそれぞれ合計し,その2つを掛け 合わせたものを neigh\_numの2乗で割った値がlofとして 出力される.このモジュールには2つの掛け算器と1つの 割り算器が使用されている.掛け算器には4個の DSP ス ライス,割り算器には14個の DSP スライスが使用されて いるので,このモジュールは合計で22個の DSP スライス を消費している.

#### 3.5.4 データセットキャッシュ

データセットキャッシュには、3 つの役割がある.(1) center\_sample を保持・出力する,(2) line\_id から適切な cached\_sample を出力する,(3) line\_id と neigh\_id から適 切な k\_dist と lrd を出力する,という 3 つの役割である. (1) に関しては、キャッシュの更新がない限り、常時同じ 値を出力し続けるため、分散 RAM を用意してそこから 直接出力に配線する.(2) と(3) に関してはデータセット キャッシュの本体であり、データ量も多いため BRAM で 構築する.データセットキャッシュの更新はデータの使用 に比べて低頻度であるため、説明を分かりやすくする目的 で、以降の図および説明は read に関してのみ記述した.も ちろん、キャッシュの更新を行うために、各キャッシュに は write のための配線が存在するが、read とは独立してい る (read と write を同時に行う必要はない).

まず (2) に関して, 図 11 に構成を示す. cached\_sample として, line\_id で示されたラインに含まれる全サンプルの 特徴値 (k\_dist や lrd は含まない)を出力する必要がある. つまり, 1つのアドレスで出力データが指定可能であるの で,理論上1つの BRAM インスタンスで構成可能だが, 出力するデータ幅が大きい (たとえば, 64 bit のサンプル が 128 個含まれていれば, 1kB の幅が必要)ため,実際に は単一のインスタンスでは構成できない可能性が高い.



Fig. 11 Cache for cached\_sample.



図 12 k\_dist および lrd のためのキャッシュ Fig. 12 Cache for k\_dist and lrd.

次に(3)に関して、図 12 に構成を示す.近傍サンプルの データを出力するためには、そのサンプルが含まれている ラインを特定したうえで、その中から近傍サンプルを出力 する必要がある.そのため、ラインごとに別の BRAM イ ンスタンスで構成し、それぞれの出力のうち line.id で指定 された BRAM から出力されたものをデータセットキャッ シュの出力とする.また、近傍サンプルとして指定される ID は nmax 個あるため、nmax 回に分けて同じデータセッ トに対してアクセスをする必要がある.データセットを複 製し、それぞれを別の BRAM インスタンスで保持するこ とでアクセス回数を減らすことも可能だが、3.5.2 項で述 べたとおり、本論文の実装ではサイクル数のボトルネック は選択的ソートにあるため、nmax サイクルかけて出力を 行う.

## 4. 評価

#### 4.1 キャッシュヒット率

ここでは、LOF NIC に入力されるサンプルデータ群の 傾向と、キャッシュヒット率の関係について比較と考察を 行う. ヒット率は「LOF NIC で外れ値ではないと判定さ れたサンプル数/(LOF NIC で外れ値ではないと判定され たサンプル数 +LOF NIC では外れ値と判定されたがホス トの LOF アプリケーションによって外れ値ではないと判 定されたサンプル数)」で表される(図 13).

#### 4.1.1 評価環境

R 言語によるヒット率のシミュレーションを行った. データセットモデル(ホストにあらかじめ用意された, LOFの計算のために利用されるデータセット)と入力サン プル群(ネットワークを通して受信し,外れ値検出をされ



ヒット率=A/(A+B)







図 14 ホストのデータセットモデルと外れ値の分布 Fig. 14 Distributions of dataset model in host and outliers.

るデータセット)は以下のものを使用した.

- 特徴数2 (32 bit floating point)
- データセットモデルは10個のガウス分布に基づくク ラスタからなる。
- 各クラスタには 10,000 個のサンプルデータが含まれる(合計 100,000 サンプル).
- 入力サンプル群はデータセットモデルのクラスタと同様のパラメータ(平均,分散)から生成したものに、3 つの外れ値を混入させたものを利用.

図 14 に上述のデータセットモデルの分布を図示する. 図中のX軸とY軸はそれぞれの特徴量である(特徴数は 2である). 図中の赤い星は意図的に混入された外れ値を表 している.入力サンプル群として以下の4つの条件のもの を用意した.

- (1) 全クラスタのデータを均等に含むもの
- (2) 特定の1クラスタに90%のデータが集中したもの(図 15)
- (3)特定の2クラスタに90%のデータが集中したもの(図 16)
- (4)特定の3クラスタに90%のデータが集中したもの(図 17)







図 16 入力サンプル群が2クラスタに集中した際の分布 Fig. 16 Distribution of input sample data when concentrated in 2 clusters.



図 17 入力サンプル群が 3 クラスタに集中した際の分布 Fig. 17 Distribution of input sample data when concentrated in 3 clusters.

これらのデータセットを用いたうえで、LOFを用いた外 れ値検出のパラメータは以下のように設定した.これらの 設定は、図 14 に示す外れ値を正しく検出することができ るように調整したものである.

- k = 10
- *thr* = 20 (*thr* < *LOF* ならば外れ値)



図 18 入力サンプルデータの傾向とヒット率 Fig. 18 Tendency of input sample data vs. hit ratio.

#### 4.1.2 キャッシュヒット率

キャッシュのライン数を 128, 1 ラインに 128 サンプル を含むデータセットを保持できるとき,入力されたサン プルデータが LOF NIC 内のキャッシュにヒットする確率 (ヒット率)を調査した.シミュレーション結果を図 18 に 示す.

提案した設計では,LOF NIC 内のデータセットキャッ シュがヒットしなかった場合,つまり,LOF NIC 内で入 力サンプルデータが外れ値と検出された場合,そのデータ はホストアプリケーションへと渡され,ホスト上に保持さ れている完全なデータセットを利用して LOF が計算され る.つまり,ヒット率が高ければ高いほど,ホストアプリ ケーションによる LOF の計算負荷を軽減できる.たとえ ば,ヒット率が90%ならば,ホストアプリケーションによ る LOF の計算負荷を 90%削減できる.さらに,LOF NIC 内でパケットがフィルタリングされれば,その分だけサン プルデータを含むパケットをアプリケーション層に送るた めのネットワークプロトコルスタックの処理も削減できる.

図 18 によると、少ないクラスタにサンプルデータが集中 すればするほどヒット率は高くなっている.特に,1クラ スタに入力サンプルが集中しているときは、このシステム の性能が最大限に活かされ、ホストの CPU 負荷を 89.9%軽 減できている. さらに, 集中するクラスタの数が増えた場 合,もしくは入力サンプルに局所性がない場合のヒット率 の低下が比較的緩やかであることも、この LOF を用いた 外れ値検出アルゴリズムがキャッシュシステムに適したも のだということを示している.この評価で用意したキャッ シュが保持できるサンプルの合計は、128×128=16.384 サンプルであるため、ホストデータセット全体(100,000 サンプル)の1/6程度の情報しか保持することはできな い、しかし、入力サンプルデータの本来の最近傍サンプル がキャッシュされていなかったとしても、キャッシュされ ているサンプルデータがある程度近い距離に存在し、その 密度が近い値の場合、入力サンプルデータの LOF は外れ 値ほど高いものにはならない. そのため、単純に対象デー

タがキャッシュされているかいないかでヒット率が決まる 通常のキャッシュシステムよりも,かなり高いヒット率を 達成している.

また,この評価では与えた外れ値を正しく検出するため に十分な値に thr を設定したが,thr をさらに上げれば, キャッシュされたデータセットが多少入力サンプルデータ から離れていたとしても,明らかに外れていなければ LOF は thr より低い値となるため,LOF NIC 内で外れ値と判 定される確率は上がり,ヒット率はさらに上昇する.ただ し,外れ値でないパケットは NIC 内で破棄してしまうた め,外れ値の可能性が少しでもあればホストで詳しく検査 をした方がよいというアプリケーションも多いと考えられ る.ここは精度と計算効率のトレードオフとなっている.

#### 4.2 面積

提案システムの LOF を用いた外れ値検出モジュール ついて, LUT (Look Up Table) と DSP (Digital Signal Processor)の使用率を評価する.

#### 4.2.1 評価環境

論理合成の環境は以下のとおりである.

- Xilinx ISE Design Suite 13.4
- Virtex-7 XC7VX690T (NetFPGA SUME)

この評価は、NIC やフィルタリングに関するモジュール などを含まず、LOF を用いた外れ値検出機構のみを対象 としている.モジュール内に使用されている square root calculator, multiplexer および divider は Xilinx ISE に付 属の Core Generator により生成した.また、4.1.2 項で考 察したデータセットキャッシュのためのメモリ資源に関 しては、すべて FPGA 内の BRAM で構成すると想定し、 代わりに LOF の計算を行うために最低限の必要なデータ (キャッシュの center samples と1ライン分のデータ)の みを出力するモジュールをつなげた状態で評価をした.

## 4.2.2 面積

この LOF を用いた外れ値検出モジュールの面積には,

- (1)入力サンプルと距離が一番近い center sample を決定 するための特殊な選択的ソートのための DSP Slice, レジスタおよび配線
- (2) データセットの中から k から NEIGH\_MAX 個の近傍
   サンプルを決定する選択的ソートのための DSP Slice,
   レジスタおよび配線

などが含まれている.

表1と表2は、それぞれキャッシュのライン数と1ラ インに含まれるサンプルデータ数を変えた際の、LUTお よび DSP の使用個数と Virtex-7 に対する使用率の変化に ついて示したものである.

表3と表4は、LOFを用いた外れ値検出モジュール を構成している主な3つのモジュール(図6における cache\_selectモジュール,k\_dist\_calcモジュール,lof\_calc

## 表1 LUT 使用個数(使用率)

Table 1	Number	of	LUTs	used	(utilization)	).
---------	--------	----	------	------	---------------	----

		1 ラインに入るサンプル数		
		64	128	
ライン数	64	69,638(16.1%)	116,723(26.9%)	
	128	82,426(19.0%)	130,280(30.1%)	

表 2 DSP 使用個数(使用率)

Table 2Number of DSPs used (utilization).

		1 ラインに入るサンプル数		
		64	128	
ライン数	64	1,046(29.1%)	1,588(44.1%)	
	128	1,588(44.1%)	2,070(57.5%)	

表 3 各モジュールの LUT 使用個数と外れ値検出モジュール全体に 対する割合

 
 Table 3
 Number of LUTs used in each module and ratio for whole outlier detection module.

	$cache\_select$	k_dist_calc	lof_calc	sqrt
128_128	17,276(13.3%)	84,621(65.0%)	2,782(2.1%)	7,120(5.5)
64_64	8,277(11.9%)	41,762(60.0%)	2,782(4.0%)	7,120(10.2%)

表 4 各モジュールの DSP 使用個数と外れ値検出モジュール全体に 対する割合

 
 Table 4
 Number of DSPs used in each module and ratio for whole outlier detection module.

	cache_select	k_dist_calc	lof_calc	sqrt
128_128	1,024(49.5%)	1,024(49.5%)	22(1.1%)	0(0%)
64_64	512(48.9%)	512(48.9%)	22(2.1%)	0(0%)

モジュール)と sqrt 回路について, それぞれの使用資源 の個数と外れ値検出モジュール全体の使用資源(表 1, 2) に対する割合を示したものである.表左の128\_128 および 64\_64 は, キャッシュラインの数と1 ラインに含まれるサ ンプル数を示している.

cache\_select モジュールは(1)を含んでいるため, center sample の数(言い換えると, キャッシュラインの数)が 増えると増加する.しかし,(1)は最小値を見つけるた めの特殊な選択的ソートであり,パイプラインの段数も k\_dist\_calc モジュールに比べて少ないため,必要とする資源 は k\_dist\_calc モジュールと比較すると少ない.k\_dist\_calc モジュールは,(2)を含んでいるため,外れ値検出モジュー ルに使われる資源の多くがこのモジュールのために使用 されており,必要とする資源は1ラインに含まれるサン プル数が増えると増加する.lof\_calc モジュールは,デー タセットキャッシュの大きさには影響されない.このモ ジュールは,入力された対象サンプルと,前2つのモジュー ルによって決定された対象の近傍サンプルの最大数 (NEIGH\_MAX)や近傍サンプルの最小数(k)などの他の



☑ 19 Sorting network IP core [6]Fig. 19 Sorting network IP core [6].

パラメータに応じて必要資源が変化するが、データセット キャッシュの以外のパラメータが同一であれば、同一の回 路となる.また、sqrt 回路も NEIGH\_MAX にのみ影響さ れる.具体的には、1つの square root calculator は 455 個 のLUT を消費するため、sqrt 回路全体で使用する LUT は 445× NEIGH\_MAX 個と表すことができる.

2章で示したとおり,LOFを用いた外れ値検出のFPGA へのオフロードが困難な大きな理由は2つ存在する.それ は、(1)巨大なデータセットをFPGA NIC上で保持する必 要があるということと、(2)データセットに含まれる全サ ンプルデータの数の長さのソートをオフローディングする 必要があるということである.この2つの観点から,提案 手法による面積の削減率について考察を行う.

(2) に関して、ソートのための回路はこの実装の一部に 含まれている. そのうえで, 4.1.2 項での評価によって, 100,000 個のサンプルデータを含むデータセットモデルを 扱う際に,ホストへの負荷を大幅に削減できる見込みが 示された 128×128 のキャッシュサイズを持つ回路でも, LUTの使用率は 30.1%となっている. 仮に, 100,000 個の サンプルデータを FPGA 上でそのままソートしようとす ると、膨大な資源が必要となってしまう、たとえば、図19 は Zuluaga らによって提供されている効率的なソーティン グのための IP Core [6] の資源使用率を表しているもので あるが、4.096 個のソートで LUT の使用率は 100%を超え ている. 100,000 個となれば、使用率が線形に増加してい ることを考えると、LUTの使用率は2,000%を超える結果 となってしまう.実際に LOF を用いた外れ値検出が使用 するのは通常のソート回路ではなく、上位 k 個のサンプル を見つけるだけの回路で十分であるとはいえ、この結果か ら膨大な資源を必要とすることが容易に想像できる.本論 文で提案したデータセットキャッシュは、ソートするサン プルの個数自体を削減することで,現在利用可能なデバイ スに対しても実装可能な程度に資源使用率を削減している 点がユニークである.

	表 5	最大	動作周波数	
Table 5	Maxii	mum	operation	frequency.

		1 ラインに入るサンプル数		
		64	128	
ライン数	64	$130.3\mathrm{MHz}$	$135.0\mathrm{MHz}$	
	128	$133.9\mathrm{MHz}$	$132.0\mathrm{MHz}$	

(1) に関しては、この評価結果には含まれていない. そ のため、キャッシュサイズによる必要メモリサイズの見積 りについて考察をする. 1 つのサンプルデータが含む情報 は、データそのもの(32 bit×2) と *lrd*(式(8), 32 bit) と *reach\_dist*(式(7), 32 bit) であるので、合計 16 Byte と なる. そのため、128×128 のキャッシュを用意するため には、16B×128×128 = 262,144B のメモリが最低でも 必要となる. このサイズは、4.1.2 項で示したように、ホ ストのデータセット全体の 1/6 程度の大きさであり、対象 の Virtex-7 の BRAM (6,615 KB) 上に十分確保可能な大 きさである.

#### 4.3 性能見積り

#### 4.3.1 LOF NIC を用いた場合の性能向上率

本論文で提案する LOF NIC におけるサンプルデータの 処理サイクル数は, k 個以上の近傍サンプル見つけるため のソート回路の実行サイクル数によって決まる.具体的に は, NEIGH\_MAX (3.2 節参照) cycles per Sample となる. そのため,キャッシュサイズやその他のパラメータにはサ イクル数は影響されない.そこで,各キャッシュサイズに おける最大動作周波数から,スループットの見積りを計算 する.評価環境は 4.2 節に準ずる.

表 5 に各キャッシュサイズの最大動作周波数を示す.本 論文の評価では、k = 10 としているため、NEIGH\_MAX を 16 と仮定すると、LOF NIC 単体のスループットの見積 りは 8,000,000 Samples per sec 以上となる.

ただし、システム全体の性能は、ホストアプリケーションによる LOF の再計算によっても律速される.以下の環境で、ホストアプリケーションによる LOF の再計算処理の性能を測定した.

- R 言語, ライブラリ DMwR::lofactor を提案システム に合わせて直接的に拡張
- 2.5 GHz Intel Core i7
- 16 GB, 1,600 MHz, DDR3
- OS X 10.9.5

**表 6**にホストのデータセットモデルのサイズによる *LOF* の再計算処理の性能を示す.ホスト上ではデータセットに 含まれるすべてのサンプルデータを対象にした *LOF* の計 算が行われるため,データセットサイズが増えるごとにス ループットは大幅に低下してしまう.

LOF NIC で外れ値と判定されたものは、このホストア

表 6 ホストアプリケーションによる LOF の計算処理性能 Table 6 Throughput of outlier detection using LOF by host application.

データセットに含まれるサンプル数	スループット (Samples/sec)
1,000	3,585
10,000	528
100,000	49

プリケーションによる再計算を行わなければならない.つ まり,ヒット率が80%の場合,NIC内で100%のサンプル データのLOFの計算が実行される間にホストでは20%の LOFを計算しなければならない.

そのため、LOF NIC を用いて外れ値検出を行った場合 のスループット性能 *T<sub>Proposal</sub>*(単位は Samples/sec)は、 以下の式で表すことができる.

$$T_{Proposal} = \min\{T_{NIC}, T_{Host}/(1 - P_{Hit})\}$$
(10)

ただし、ホストアプリケーションによる外れ値検出のス ループットを $T_{Host}$ , LOF NIC 単体による外れ値検出の スループットを $T_{NIC}$ , そのヒット率を $P_{Hit}$  (0~1)とす る. min{A, B} は変数 A, B のうち小さい値を表す.

また,ホストアプリケーションのみで外れ値検出を行った場合に対する,LOF NIC を用いて外れ値検出を行った場合の性能向上率(スループットの上昇率)は,以下の式で表すことができる.

$$T_{Proposal}/T_{Host} = \min\{T_{NIC}/T_{Host}, 1/(1 - P_{Hit})\}$$
(11)

本論文の評価では、 $T_{NIC}$ は8,000,000, $T_{Host}$ は49~ 3,585, $P_{Hit}$ は4.1節より約0.9~0.45である.このとき、 $T_{NIC}/T_{Host}$ は163,265~2,231, $1/(1-P_{Hit})$ は10.0~1.82 であるため、性能向上率は単純にヒット率から計算可能であり、10~1.82倍の性能向上を達成できたといえる.

## **4.3.2** データセットキャッシュ機構をソフトウェアのみ で実現した場合の性能向上率

本論文では、ホスト上に存在する大量のデータの一部を NIC内にキャッシュすることで、LOFの計算に必要なソー トの長さを削減している.この「データの一部をキャッ シュすることで、ソートにかかる計算コストを削減する」 という提案は、ハードウェアによる実装を可能にするだけ でなく、ソフトウェアのみで実装する際にも有効である. つまり、NIC内では特別な処理を行わず、ホスト上にデー タセットキャッシュを設け、到着したサンプルデータに対 して、そのキャッシュのデータのみで LOF を計算し、外 れ値と検出された場合のみ全サンプルが含まれるデータ セットを用いて LOF を再計算するシステムを構築するこ とも可能である.この項では、このデータセットキャッ シュ機構をソフトウェアのみで実現したシステムを用いた 場合の性能について評価し、本来のシステム(到着したサ

 Table 7 Throughput of outlier detection using LOF by host application with dataset cache.

		1 ラインに入るサンプル数			
		64	128		
ライン数	64	5,090  [Samples/sec]	4,695  [Samples/sec]		
	128	$4,937 \left[ \text{Samples/sec} \right]$	4,558  [Samples/sec]		

ンプルデータの LOF を最初から全サンプルデータが含ま れるデータセットを用いて計算するシステム)および LOF NIC を用いたシステムと比較を行う.

表7に、ホスト上のデータセットキャッシュを利用した、 ホストアプリケーションによる LOF の計算処理の性能を 示す.評価環境は4.3.1項に準ずる.表7に示した結果に は、全サンプルが含まれたデータセットを用いた LOF の 再計算は含まれていない.キャッシュされたデータセット の中から利用するデータセットを決定するための計算と、 そのデータセットから入力サンプルの LOF を求めるため の計算のみが含まれている.そのため、全サンプルが含ま れたデータセットの大きさは性能に関係せず、キャッシュ の大きさによって性能が影響される.また、LOF NIC を 用いた場合と同様に、LOF の再計算はキャッシュを利用 した LOF の計算とは独立に行うと想定する.

ソフトウェアアプリケーションのみで実現した場合のシ ステムも, LOF NIC を用いた場合と同様に,式(10)と式 (11) で性能と性能向上率が求められる.具体的には,式 (10) と式 (11) の T<sub>NIC</sub> をホスト上のデータセットキャッ シュを利用した,ホストアプリケーションによる LOF の計 算処理の性能に置き換えればよい.ただし,LOF NIC を用 いた場合はホストアプリケーションによる LOF の再計算 処理が性能のボトルネックとなっていたことに対して, ソフ トウェアのみで実現した場合は条件によってボトルネック となる処理が変化する.たとえば、データセットに10,000 個のサンプルが含まれており、キャッシュラインの数が 128,1 ラインに含まれるサンプル数が128のとき,性能は 式 (10) より min{ $4558, 528/(1-P_{Hit})$ } [Samples/sec] なの で、P<sub>Hit</sub> が 0.9 であれば性能は 4558 [Samples/sec] となり キャッシュを利用した LOF の計算そのものがボトルネック となるが、P<sub>Hit</sub> が 0.75 であれば性能は 2112 [Samples/sec] となり全サンプルを含むデータセットを利用した LOF の 再計算がボトルネックとなる.

性能のボトルネックが全サンプルを含むデータセットを 利用した LOF の再計算処理の場合,性能向上率は LOF NIC を用いた場合と同等になるが,ソフトウェアアプリ ケーションによるキャッシュを利用した LOF の計算がボ トルネックとなる場合の性能向上率は LOF NIC よりも低 くなる. LOF NIC を用いた場合よりも性能向上率が高くな ることはないが,ソフトウェアのみでデータセットキャッ シュ機構を利用した LOF を用いた外れ値検出を行いたい 場合は,式(11)に基づいて性能のボトルネックがどちらに なるかを見積もることで LOF NIC を用いた場合に比べて 性能向上率が劣るかどうかを予測することができる.

#### 4.4 LOF NIC を利用することによる精度への影響

LOF NIC 内に構築されている外れ値検出モジュールは、 サンプルデータの一部を利用して LOF の計算を行うため, 本来の LOF を用いた外れ値検出アルゴリズムを用いて計 算したときとは異なる結果になる可能性がある.具体的に は, false positive (本来のアルゴリズムでは外れ値でない と判定されるサンプルを、LOF NIC 内で外れ値であると 判定してしまう場合)と, false negative (本来のアルゴリ ズムでは外れ値であると判定されるサンプルを, LOF NIC 内で外れ値でないと判定してしまう場合)が発生する可能 性がある. false positive が発生した場合, NIC 内で外れ値 と判定されたサンプルはホストアプリケーションへと渡さ れ、本来のアルゴリズムに則って、つまり、全サンプルを 含むデータセットを用いて LOF の再計算が行われる.そ のため, false positive はシステム全体で考えると発生しな いと考えてよい. これに対して, false negative が発生した 場合,NIC内で外れ値でないと判定されたサンプルはその まま NIC 内で破棄されてしまうため、LOF を再計算する 機会は与えられない. そのため, false negative が発生した 場合のみ、本来のアルゴリズムで外れ値検出を行った場合 と LOF NIC を用いた提案システムの精度の差が発生する.

しかし、実際に false ngative が起きる可能性は低いと予 想される.本論文では、ヒット率の評価を行うため、図14 に示される, 10,000 個のサンプルからなるクラスタが 10 個 集合した 100,000 個のサンプルを含むデータセットに対し て、各クラスタと同じモデルで発生させた100,000個のサ ンプルを入力し、キャッシュを用いた一部のデータセット で用いた計算で外れ値でないと正しく判定されるかどうか をヒット率として評価した(100.000個の入力サンプルが、 ホストアプリケーションによって外れ値でないと判定され ることはあらかじめ確認した). この 100,000 個の入力サン プルとは別に、故意に生成した外れ値を3個(図14の星 マーク)追加で入力し、各外れ値がホストアプリケーショ ンによって外れ値と判定されることを確認したうえで、一 部のデータセットを用いた計算でも外れ値と判定されるこ とを確認した. つまり, 我々の実験では false negative が 観察されなかった.また,その発生条件は1) データセッ トの一部を用いた場合は、周囲のサンプルとの密度の差が 小さく, LOF が低くなり, かつ 2) データセット全体を用 いた場合は、周囲のサンプルとの密度の差が大きく、LOF が高くなる場合である. false positive は、これらの発生条 件が逆なので、入力サンプルの周囲のデータがキャッシュ

されていない場合に容易に発生する.これに対して, fasle negative に関しては, 限定的な状況だと考えられる.本論 文での評価では false negative が1度も観察されなかった こと,その発生条件が限定的なことから,発生確率は低い と予想されるが,数学的証明に関しては今後の課題とし, 本論文では予想を行うにとどめる.

以上, false negative が発生したときのみ精度が変化し, その false negative の発生確率は低いと予想されることか ら, LOF NIC を用いた提案システムが精度に与える影響 は低いと予想される.

#### 5. 結論

本研究の目的は、外れ値検出精度は高いものの、これま でハードウェアへのオフロードが検討されてこなかった LOF アルゴリズムを FPGA NIC 上に実現し、外れ値フィ ルタリングを行うことである.これによって、受信したセ ンサデータを効率的に選択・取得することができ、ネット ワークプロトコルスタックやデータマイニングアプリケー ションによるホストの CPU 負荷を大幅に削減できる.し かし、LOF アルゴリズムはその計算の複雑さや必要とする データセットモデルの量が膨大であることから、NICへの オフロードは挑戦的な課題であった.そこで、本論文では データセットモデルの一部を FPGA NIC 内にキャッシュ することでこの問題の解決を試みた.

本 LOF NIC では、入力されたサンプルデータが LOF NIC 内で外れ値と判定された場合、そのデータはホストア プリケーションへと渡され、ホスト上に保持されている完 全なデータセットを利用して LOF が再計算される. つま り、ヒット率(外れ値でないサンプルデータが、LOF NIC 内で外れ値でないと正しく判定されフィルタリングされる 確率)が高ければ高いほど、ホストアプリケーションによ る LOF の計算負荷を軽減できる.

データキャッシュを有する提案 LOF 外れ値検出機構を 論理合成し,面積や動作周波数について評価し,Xilinx Virtex-7 FPGA 上に実現できることを示した.100,000 サ ンプルを含むデータセットモデルを用いたシミュレーショ ンの結果,45%~90%のデータが LOF による外れ値フィ ルタリング NIC のキャッシュにヒットし,NIC による外 れ値検出を実現できた.これは,外れ値検出をすべてソフ トウェアで実行した場合に比べて1.82 倍~10 倍の外れ値 検出処理スループット向上に相当する.

謝辞 本研究の一部は,JST 戦略的創造推進事業さきが け「多様な構造型ストレージ技術を統合可能な再構成可能 データベース技術」の補助による.

#### 参考文献

 Alshawbkeh, M., Jang, B. and Kaeli, D.: Accelerating the Local Outlier Factor Algorithm on a GPU for Intrusion Detection Systems, Proc. 3rd Workshop on General-Purpose Computation on Graphics Processing Units (GPGPU'10), pp.104–110 (2010).

- Breiman, L.: Random Forests, Machine Learning 45, pp.5–32 (2001).
- [3] Breunig, M.M., Kriegel, H.-P., Ng, R.T. and Sander, J.: LOF: Identifying Density-Based Local Outliers, Proc. ACM SIGMOD International Conference on Management of Data, pp.93–104 (2000).
- [4] Essen, B.V., Macaraeg, C., Gokhale, M. and Prenger, R.: Accelerating a Random Forest Classifier: Multi-Core, GP-GPU, or FPGA?, Proc. IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM'12), pp.232–239 (2012).
- [5] Hayashi, A., Tokusashi, Y. and Matsutani, H.: A Line Rate Outlier Filtering FPGA NIC using 10GbE Interface, Proc. International Symposium Highly-Efficient Accelrators and Reconfigurable Technologies (HEART'15) (2015).
- [6] Zuluaga, M.: Sorting Network IP Generator, available from (http://www.spiral.net/hardware/sort/sort.html).
- [7] Pokrajac, D., Lazarevic, A. and Latecki, L.J.: Incremental Local Outlier Detection for Data Streams, Proc. IEEE Symposium on Computational Intelligence and Data Mining (CIDM'07), pp.504–515 (2007).
- [8] the NetFPGA team: The NetFPGA Project, available from (http://netfpga.org/).
- [9] Zuluaga, M., Milder, P. and Püschel, M.: Computer Generation of Streaming Sorting Networks, Proc. 49th Annual Design Automation Conference (DAC'12), pp.1245–1253 (2012).
- [10] 小林諒平,吉瀨謙二:FPGA ベースのソーティングアク セラレータの設計と実装,電子情報通信学会技術研究報 告 CPSY2015-5, Vol.115, No.7, pp.25–30 (2015).



林愛美(学生会員)

2015 年慶應義塾大学理工学部情報工 学科卒業.現在,同大学大学院理工学 研究科開放環境科学専攻前期博士課程 在籍.電子情報通信学会学生会員.



## 徳差 雄太

2014 年慶應義塾大学環境情報学部卒 業.現在,同大学大学院理工学研究科 修士課程在籍中.コンピュータアーキ テクチャおよび FPGA システムに関 する研究に従事.



## 松谷 宏紀 (正会員)

2004 年慶應義塾大学環境情報学部卒 業.2008 年同大学大学院理工学研究 科後期博士課程修了.博士(工学). 2009 年度より 2010 年度まで東京大 学大学院情報理工学系研究科特別研究 員,日本学術振興会特別研究員(SPD).

2011 年度より慶應義塾大学理工学部情報工学科専任講師. コンピュータアーキテクチャとインターコネクトに関する 研究に従事. IEEE, 電子情報通信学会各会員.