電力制約型スーパーコンピュータにおける性能モデリング

稲富 雄一^{1,†1,2} 垣深 悠太¹ 小野 貴継^{1,2} 井上 弘士^{1,2,a)}

概要:スーパーコンピュータ(スパコン)における消費電力問題は演算性能の増大に伴い年々深刻化してい る。今後は電力性能効率を最大化することが極めて重要となり、そのためにはマイクロプロセッサ・チッ プや DRAM といったハードウェア資源のみならず,消費電力資源の効果的利用が必要不可欠となる。た とえば、消費電力を考慮した効率的なジョブスケジューリングを行うことで、限られた供給電力の中でシ ステム・スループットを向上させる取り組みも行われている。システムの電力性能効率を高めるためには、 与えられる電力制約がアプリケーション実行時間に与える影響を把握する必要がある。これまでに、スー パーコンピュータを対象とした様々な性能推定技術が提案されてきたが、その殆どは消費電力制約を考慮 していない. そこで本研究では、電力制約型スーパーコンピュータを対象とした性能推定技術を提案する. 本方式の特徴は,マイクロプロセッサ・チップや DRAM の製造ばらつきを考慮した電力制約時実行時間 の推定を簡便に行なう点にある。1,920 個のマイクロプロセッサ・チップを搭載したスーパーコンピュー タを対象に定量的評価を行った結果、電力制約下におけるアプリケーション実行時間を15%程度の誤差で 推定できることが分かった.

1. はじめに

将来のスーパーコンピュータ(以降,スパコンと略す)で は、期待される性能に対して利用できる電力が大きく制約 される. たとえば、米国エネルギー省 (DOE: Depertment of Energy) は 20MW 以下の消費電力でエクサフロップス を達成することを目標にしており、電力効率の大幅な改善 が必要不可欠であることを示唆している [2,4,16]. このよ うにスパコンの消費電力問題が注目されている中で、将来 のスパコンにおいて限られた電力で高い性能を発揮でき るようにするためには、電力効率の良いハードウェアの開 発だけでなく、決められた電力バジェットのもとでアプリ ケーションプログラム(以降,アプリと略す)の実効性能 を最大化することが重要になる.また、アプリの消費電力 特性と実行時間を調整してジョブスケジューリングを的 確に行うことで、決められた消費電力の範囲内でシステム 全体のスループットを最大化することも必要になる. この ような電力性能最適化を実施するには、電力制約下におけ るアプリ実行性能を正確に推定することが必要となる。従 来、スパコンを対象とした様々な性能推定技術が提案され てきた [3,17]. しかしながら, 消費電力制約は考慮されて おらず、電力性能効率を考慮した新しい性能推定技術が必

現在, (株) チーム AIBOD †1 a)

要となる.

これまでに我々は、将来のスパコンの消費電力問題に着 目し,電力供給量を超えないように電力制約を適用しな がら運用する「電力制約適応型スパコン」に関する研究を 行ってきた.特に、同一カタログスペックのマイクロプロ セッサ・チップであっても製造プロセスのばらつきにより 消費電力に差が生じる問題が指摘されており [5,7,9,19], これが電力制約下における並列アプリ性能に極めて深刻な 悪影響を与えることを示した [10]. そこで本研究では, 製 造ばらつき特性を考慮した電力制約下での並列アプリ実行 時間推定技術を提案する。電力制約を適用しない場合の実 行時間、予め取得した製造ばらつき情報、ならびに、小規 模ノードを用いた簡易な電力特性測定結果を入力とし、電 力制約下での並列アプリ実行時間を出力する。1,920 個の マイクロプロセッサ・チップを搭載したスパコンを用いた 大規模実験を行った結果、さまざまな電力制約下における 並列アプリ実行時間を15%程度の誤差にて推定することが できた.

本稿の構成は以下の通りである。まず、第2節では本研 究で用いた実験環境を説明する。次に,第3節にて電力制 約時実行時間推定の方針や、その際に用いる消費電力/実 行時間モデルの詳細を示す。第4節では提案手法による電 力制約時実行時間推定の精度評価の結果を報告し、最後に 第5節にてまとめと今後の課題を述べる.

¹ 九州大学, Kyushu University

 $[\]mathbf{2}$ CREST, JST

inoue@ait.kyushu-u.ac.jp



図1 CPU とモジュール

2. 実験環境

2.1 用語の定義

本稿では以下に示す用語を用いる.

- CPU (マイクロプロセッサ・チップ): (複数の) コ ア、キャッシュ、メモリコントローラなどが搭載され た物理的なマイクロプロセッサ・チップ.
- モジュール: CPU とそれに直接接続された DRAM の 組(図1参照)
- 正規化実行時間:非電力制約時の実行時間に対する電力制約時実行時間の比.電力制約を施すことで生じる 実行時間増加率を表す.

2.2 電力,動作周波数の制御・測定用ライブラリ

電力制約や動作周波数制約を適用したアプリの実行,な らびに,アプリ実行時の消費電力や実行時間,平均動作周波 数,各種性能カウンタ値を測定するために専用ライブラリ (RIC ライブラリと呼ぶ)を開発した.RIC ライブラリで は CPU への電力制約や CPU と DRAM の消費電力(消費 エネルギー)を測定するために,SandyBridge 以降のイン テルプロセッサに搭載されている Running Average Power Limit(RAPL)[11]を利用している.RAPL では CPU 全 体とコア部分,CPU に直接接続された DRAM 消費エネル ギーをそれぞれ測定することができる.また,一定時間間 幅(デフォルトでは約 1ms)にて平均消費電力の制約値を 指定することが可能である.本研究では,このような電力 キャッピング機能を用いて CPU への電力制約を行う.

一方, CPU 動作周波数の制御に関しては Linux カーネ ルでサポートされている cpufreq の機能を利用し, RIC ラ イブラリ経由で制御できるようにした.なお, RAPL の仕 様では CPU だけではなく DRAM にも電力制約を指定す ることができるが,本研究で使用したスパコンでは DRAM への電力制約指定がサポートされていない.そのため,直 接的に電力制約を施す(RAPL を経由して電力制約値を明 示的に指定する)のは CPU のみとした.ただし,電力制約 値そのものは,CPU と DRAM の消費電力相関を考慮して モジュール単位で(つまり,CPU と DRAM の合計消費電

表 1 計算機環境		
ノード数	960 (965 ノード中)	
CPU	Intel Xeon E5-2697 v2@2.7GHz	
	12 コア ×2 ソケット/ノード	
主記憶	256GB (DDR3-1600)/ノード	
インターコネクト	InfiniBand FDR (片方向 6.78GB/s)	
OS	Red Hat Linux Enterprise 6	
コンパイラ	Intel C++/Fortran Compiler	
	$(version \ 15.0.3)$	
MPI ライブラリ	Intel MPI (version 5.0)	
数値演算ライブラリ	Intel Math Kernel Library	
	(version 11.2.3)	

カを考慮して)制御する.したがって,消費電力バジェットの配分はモジュール単位となる.

2.3 プラットフォーム

本研究では、九州大学情報基盤研究開発センターの HI-TACHI HA8000-tc/HT210 を占有利用して実験を行った. 本スパコンの諸元を 表 1 に示す. 12 コアの Intel Xeon プ ロセッサ 2 ソケット、および、256GB の主記憶を搭載する ノードが InfiniBand で相互結合されている. インテルコン パイラを使用し、一部ベンチマークで利用する数値演算ラ イブラリとして、Intel Math Kernel Library (MKL) を用 いた.

2.4 ベンチマーク

2.4.1 *DGEMM, *STREAM(Scale, Triad), およ び*Random Access

*DGEMM と *STREAM(Scale, Triad), および, *Random Access は HPC challenge [12] に含まれているベン チマークプログラムである. *DGEMM は High Performance Linpack (HPL) [15] のカーネルとしても知られて いる行列--行列積 (DGEMM) を MPI で起動された全プ ロセスで実行す る計算律速の Embarassingly Parallel(EP) タイプのアプリである.本研究ではインテル社が提供し ている数値演算ライブラリ MKL に実装されている最適 化されたスレッド並列化済みの DGEMM 関数を利用し た. *STREAM(Scale) は 2 つのベクトル a, b と 1 つの定 数 α に対して、 $\mathbf{b} = \alpha \mathbf{a}$ を計算するという処理を、 ま た, *STREAM(Triad) は 3 つのベクトル a, b, c および 1 つの定数 α に対して $\mathbf{c} = \alpha \mathbf{a} + \mathbf{b}$ を計算するという処理を, 起動された全 MPI プロセスで実行するメモリ律速の EP タイプアプリである.本実験では AVX 命令を利用するよ うに変更したコードを作成し利用した. 各モジュールに搭 載された DRAM 容量を超えないように,各ベクトルサイ ズは 24GB とした.

*Random Access は巨大 64 ビット整数配列の要素に対 するメモリアクセス(読み出し,更新,書き込み)をラン ダムに行う, DRAM へのランダムアクセス性能を測定する ベンチマークアプリである.*STREAM の場合と同様に, 各モジュールの DRAM 容量を超えないように配列サイズ を 72GB とした.以降,上記のアプリの略称として DGEMM (または dgemm), scale, triad, ra と表記する.

2.4.2 MHD

MHD (Magneto Hydro Dynamics) シミュレーション [8] (略称 MHD) は、太陽風と呼ばれる太陽から放出される磁 場を伴ったプラズマと惑星の磁場との相互作用を解明す るために用いられる電磁流体シミュレーションの一種で ある [14]. 本研究で用いた MHD シミュレーションの一種で は、MPI と OpenMP によるハイブリッド並列化が行われ ている.シミュレーション空間を 3 次元領域にメッシュ分 割し、各領域に 1 つの MPI プロセスを割り当て、さらに 内部に含まれるループをスレッドに分割して計算を行う. MHD シミュレーションでは、MHD 方程式と呼ばれる偏 微分方程式を解くための差分計算が主な処理であり、計算 と隣接通信を繰り返し実行する典型的なステンシル型アプ リである.

2.4.3 NAS Parallel Benchmark (NPB)–BT, SP

NAS parallel benchmark [1] 中の各種ベンチマークアプ リのうち, MPI/OpenMP のハイブリッド並列化バージョ ン [20] に含まれるブロック 3 重対角行列ソルバ (BT) と 5 重対角行列ソルバ (SP) を利用した (以降, それぞれ NPB(BT), NPB(SP) と記す). 実行時の問題クラスは,小規 模 (64) 並列時には class C を, また, 大規模 (1920) 並 列時には class E をそれぞれ用いた.

2.4.4 mVMC-mini

mVMC-mini は強い電子相関を持つ分子系の電子状態計 算を行う多変数変分モンテカルロシミュレーションの典型 的な処理の性能評価を容易に行うために開発された小規模ア プリケーションプログラム [18] である. Fiber benchmark suite [13] に含まれている(以降, mVMCと記す).

2.4.5 Rodinia benchmark suites

Rodinia benchmark suite [6] は各種演算アクセラレータ 向けに開発されたベンチマークアプリ群であり, 医療画像 処理や計算物理, パターン認識, データマイニングなど様々 な分野のアプリで利用されている 20 種類以上のカーネル コードで構成されている. 各コードは, CUDA や OpenCL および, OpenMP により並列化が施されているが, 本研究 では汎用プロセッサである Xeon プロセッサで動作させる ことを目的としているため OpenMP で並列化された 16 種 類のコードを利用した.利用したコードの名称は 表 2 に 示す通りである.

3. 電力制約を考慮した性能推定法

3.1 基本方針

電力制約を適用せずに大規模実行した場合の実行時間

アプリ
)

(カッコ内は略称)	
Leukocyte (leukocyte)	Heart Wall (heartwall)
CFD Solver (cfd)	LU Decomposition (lud)
HotSpot (hotspot)	Back Propagation (backprop)
Needleman–Wunsch (nw)	Kmeans (kmeans)
Breadth-First Search (bfs)	${ m SRAD}^1~({ m srad1},~{ m srad2})$
Streamcluster (sc)	Particle Filter (particle)
PathFinder (path)	k–Nearest Neighbors (nn)
LavaMD (lavaMD)	

1; SRAD には2つのカーネルアプリが含まれる

 T_0 は何らかの推定手法を用いて得られていると仮定し,電力制約を適用して大規模実行した場合の実行時間を推定する.アプリ実行時に電力制約を適用した場合,非制約時に比べてどの程度実行時間が長くなるかを表す値,すなわち,非制約時実行時間に対する電力制約時実行時間の比(=正規化実行時間)rを知ることができると仮定すると,非制約時の実行時間との積として電力制約適用時のアプリ実行時間Tを推定することが可能である.

 $T = T_0 \times r$

本手法では、正規化実行時間と電力制約値との関係は、ア プリ特性ならびにモジュール特性の両方に依存すると考 え、電力制約時の正規化実行時間をモジュールごとに推定 して,電力制約時の並列アプリ実行時間を求める.また, モジュール消費電力を制約した場合の正規化実行時間を推 定する際に、(1)モジュール電力制約値からモジュール動 作周波数を推定し, (2) 得られたモジュール動作周波数を 用いて正規化実行時間を推定する,といった2段階を経て 電力制約値から正規化実行時間を推定する.この電力制約 値からの正規化実行時間推定はシミュレーションのよう な高コストの手法を用いず、消費電力と動作周波数、およ び,動作周波数と正規化実行時間との関係をモデル化し, 得られたモデル式を用いて正規化実行時間を推定する。す なわち,動作周波数 f を消費電力(電力制約値) P の関数 (f = f(P))として、また、正規化実行時間 rを動作周波 数 ƒ の関数(r = r(ƒ))としてそれぞれ表し,これら 2 つ のモデル関数を使って電力制約値と正規化実行時間の関係 を求める.

$$r = r(P) = r\left(f(P)\right)$$

本提案手法では以下の仮定を設ける.

- (1) 同一動作周波数での実行時間はモジュールに依存せず 一律である.
- (2)正規化実行時間の周波数依存性はアプリ特性に依存す るが、モジュールならびに入力サイズに対しては非依 存である。

並列アプリ実行時には、各モジュールで動作周波数が異なり,結果として正規化実行時間がモジュール間で異なる場合





も想定される. このように正規化実行時間 $\{r_i\}$ がモジュー ルごとに異なる場合には、その最大値 $r_{max} = \max\{r_i\}$ と 非制約時実行時間との積を電力制約時の並列アプリ実行時 間 T とする.

 $T = T_0 \times r_{\max} \tag{1}$

3.2 モジュール消費電力–動作周波数相関モデリング

マイクロプロセッサなどの半導体の動的消費電力が動作 周波数と電源電圧の2乗に比例関係があることが一般的 に知られている。しかしながら、電源電圧が変化しない場 合には、実際に HPC システムに搭載されているモジュー ルの消費電力と動作周波数との間に、アプリの性質(計算 律速かメモリバンド幅律速か)に依らず線形関係があるこ とが示されている [10]. DGEMM, triad, および, MHD を 64 プロセス(12スレッド/プロセス)並列で動作周波数制約 を適用して実行した場合の消費電力を測定し、各動作周波 数制約時のプロセス間平均モジュール消費電力をプロット した結果を図2に示す。図中のベンチマーク名の後の()内に記されている R² は消費電力を動作周波数で線形近 似した場合の近似値と実測値との相関係数である。本図よ り、演算律速の DGEMM、メモリバンド幅律速の triad、お よび,通信を伴うステンシル型アプリである MHD の全てに おいて、動作周波数の一次関数で近似した推定消費電力と 平均消費電力実測値との相関係数が0.99を超えていること が分かる.これは、アプリの性質に関わりなくモジュール 消費電力と動作周波数との間に線形関係を想定することが 妥当であると示唆している. また, 文献 [10] などで示され ているように、製造ばらつきを原因とした電力消費特性の ばらつきにより、全く同じマイクロアーキテクチャを持つ CPU にて同一アプリを実行した場合でもモジュール間で 消費電力が異なる. そこで, 文献 [10] と同様に, モジュー μ_i の消費電力 P_i と動作周波数 f_i の間の線形関係を,定数 $\alpha (0 \le \alpha \le 1)$ を使って式 (2) および式 (3) のように表す.

$$P_i = \alpha_i \left(P_i^{\max} - P_i^{\min} \right) + P_i^{\min} \tag{2}$$

$$f_i = \alpha_i \left(f^{\max} - f^{\min} \right) + f^{\min} \tag{3}$$

ここで、 $\{P_i^{\max}\}, \{P_i^{\min}\}\$ は、それぞれ、モジュールiの非 電力制約(最高動作周波数)時、最低動作周波数時でのアプ リ実行時のモジュール消費電力を示す.また、 f^{\max}, f^{\min} は、それぞれ最高動作周波数と最低動作周波数である.

2つの消費電力パラメタ { P_i^{max} }, { P_i^{min} } は, アプリお よびモジュールに依存するが, プロセッサ動作周波数パラ メタ f^{max} , f^{min} はマイクロアーキテクチャ固有の値であ り基本的にアプリならびにモジュールとは非依存である. 式 (2) および式 (3) を利用することで, アプリ全体 (利用 モジュール数 n) での消費電力バジェット P^{budget} が与え られた場合の各モジュールの電力制約値や動作周波数を求 めることができる.まず, 全モジュールで一律の電力制約 を適用する場合を考える.この場合は各モジュールの電力 制約値 \bar{P} は電力バジェットを利用モジュール数で等分し たものになり, 各モジュールでしたに異なる値を持つ.

$$\bar{P} = \frac{P^{\text{budget}}}{n}$$

$$\alpha_i = \frac{\bar{P} - P_i^{\min}}{P_i^{\max} - P_i^{\min}}$$

$$f_i = \alpha_i \left(f^{\max} - f^{\min}\right) + f^{\min}$$

一方,文献 [10] で報告されている電力特性のばらつきを考 慮した電力配分を行う場合の各モジュール消費電力と動作 周波数は,次式のように表される.

$$\alpha = \frac{P^{\text{budget}} - \sum_{i}^{n} P_{i}^{\text{min}}}{\sum_{i}^{n} P_{i}^{\text{max}} - \sum_{i}^{n} P_{i}^{\text{min}}}$$

$$P_{i} = \alpha \left(P_{i}^{\text{max}} - P_{i}^{\text{min}} \right) + P_{i}^{\text{min}}$$

この電力配分法では動作周波数はモジュール間で同じ(定 数 α が全モジュールで同じ)だが、モジュールの電力消費 特性のばらつきによってモジュールごとに電力配分(電力 制約値)が異なる.このようにして,式(2)ならびに(3) で表される消費電力–動作周波数相関モデルを用いること で,電力制約時の各モジュールの(平均)動作周波数を決 定できる.

ここで,式(2)を用いる消費電力–動作周波数相関モデ ルでは非制約時,最低動作周波数制約時のアプリ実行時の 各モジュールの消費電力データが必要になるが,システム で動かす予定のあるすべてのアプリに対して,かつ,シス テム内のすべてのモジュールに対してこの消費電力情報を 取得することは困難である.この問題は,各モジュールの 消費電力ばらつきがアプリに依存しないと仮定し,1)小規 模なベンチマークプログラム(μベンチマーク)をシステ ム内の全モジュールを使ってシステム導入時に実行し,各 モジュールで取得した消費電力情報に基づき生成する消費 電力ばらつきテーブル(Power Variation Table, PVT)と, 2)アプリの小規模実行で得られた消費電力情報を使って, システム内の全てのモジュールでのアプリ実行時消費電力



図 3 最低・最高動作周波数時でのサイクル数比と反比例式での正規 化実行時間近似値と実測結果との相関係数

を推定する手法を用いることで解決できる [10]. そこで, 第4節での性能評価では, PVT を利用した推定消費電力 を用いた消費電力–動作周波数相関モデルと,消費電力の 実測値を用いて構築した消費電力–動作周波数相関モデル の両方での評価を行った.

3.3 動作周波数-正規化実行時間モデル式

実行サイクル数が動作周波数の変化に関わらず一定の値 を持つ場合には、正規化実行時間と動作周波数には反比例 関係がある.ただし、メモリアクセス遅延によるプロセッ サ・ストールが多く発生するようなアプリの場合には、プ ロセッサの動作周波数を低下した場合に(ストール数が減 少することにより)実行クロック・サイクル数が減少する ため、正規化実行時間が動作周波数の反比例式からずれ ることが予想される.そこで、HPC challenge や Rodinia benchmark suite に含まれるベンチマークアプリ(20 種類) に対し、動作周波数制約を変えながら実行して、動作周波 数と正規化実行時間との関係を調べた.

図3は、非制約実行時のクロックサイクル数に対する最 低動作周波数制約実行時のクロックサイクル数の比(=ク ロックサイクル数比)と、正規化実行時間を動作周波数を 変数とした1つの反比例式(非制約時と最低動作周波数時 の実行結果を用いた反比例モデル=2点反比例モデル)で 近似した場合の推定値と実測値の相関係数との関係を表し たグラフである、横軸はクロックサイクル数の比であり、 この値が 1.0 から離れて小さくなるほど,動作周波数低下 に伴うクロックサイクル数減少の程度が大きい, すなわち, DRAM アクセスに伴うストールが大きいアプリであると いう指標である.縦軸は,正規化実行時間を動作周波数に 対する2点反比例モデルによる近似値と実測値の相関係数 であり、1.0に近ければ1つの反比例式で精度よく近似でき ており、1.0から離れるほど2点反比例モデルによる近似 精度が低下することを表す. 図3には Rodinia benchmark に含まれる 16 種類,および, HPCC に含まれる 4 種類の







図 5 4つの動作周波数制約下での実測値を基にした近似3点モデル の求め方

計 20 種類のベンチマークアプリに対する結果をプロット している.図3より、クロックサイクル数比が0.8 を超え る、すなわち DRAM アクセス遅延が小さいアプリでは正 規化実行時間が2点反比例モデルでうまく近似できている (相関係数が1.0 に非常に近い)が、それよりクロックサイ クル数比が小さく DRAM アクセス遅延が大きいアプリで は、2点反比例モデルと実測値の乖離が大きくなっている (相関係数が1.0 から大きく離れている)ことが分かる.

図3に示されている20種類のアプリのうち,クロックサ イクル数比が異なる4つのアプリ(dgemm, srad2, srad1, triad)に対して,正規化実行時間と動作周波数変化の関 係をプロットしたグラフを図4に示す.図4には4つの アプリの正規化実行時間の実測値(青実線)と2点反比例 モデルでの近似曲線(緑破線)が記されており,凡例の 2-point modelの横に記載されている数値(R2)は実測値 と近似値との相関係数である.この結果より,DRAMア クセス遅延が小さい dgemmでは2点反比例モデルで正規化 実行時間がうまく近似されているが,クロックサイクル数 比が小さくなるに従って(srad2→srad1→triadの順で) 2点反比例モデルでの近似精度が悪化している(相関係数 が小さくなる)ことが分かる.このように,DRAMアク セス遅延が大きいアプリでは、単純な2点反比例モデルで 正規化実行時間をモデル化することが困難であることが分



図 6 近似3点反比例モデルで近似した正規化実行時間の動作周波数変化近似曲線と実測値

かった.

ここで、図4のうち2点反比例モデルでの近似精度が悪 い2つのアプリ (srad1, triad) において, 動作周波数に対 する正規化実行時間の変化の様子を見ると、高周波数側と 低周波数側で変化の仕方が異なっていることが分かる、そ こで、高周波数側と低周波数側を異なる反比例式で近似す る方法(3点反比例モデル)を導入する。また、モデル式構 築で必要となる実行時間情報取得のための動作周波数制約 下でのアプリ実行回数を少なくするために、高周波数側、低 周波数側でそれぞれ2つの周波数,合計4つの周波数制約 下での実行時間実測値だけを用いて, 高周波数側, 低周波数 側の反比例モデル,および,両者を切り替える動作周波数を 決めることにする(このモデルを近似3点反比例モデルと 呼ぶ).対象アプリで近似3点反比例モデルを求めるための 手順を図5を用いて説明する.このモデル式を作成するた めには、(1) 高周波数側では最高動作周波数 f^{max} とそれよ り若干低い動作周波数 f^{high}, また, 低周波数側では最低動 作周波数 f^{min} とそれより若干高い動作周波数 f^{low},の計4 種類の動作周波数制約下でアプリを実行し、各周波数制約 下での実行時間 (それぞれ, t^{max}, t^{high}, t^{min}, t^{low}) を取得 する. (2) 次に, 高周波数側の (f^{max}, t^{max}), (f^{high}, t^{high}) の2点のデータを使って高周波数側の反比例モデル式を, また,低周波数側の (f^{low}, t^{low}), (f^{min}, t^{min}) の 2 点のデー タを使って低周波数側の反比例モデル式をそれぞれ求め る. (3) そして,得られた2つの反比例式の交点の動作周 波数を高周波数側と低周波数側を分ける動作周波数 ƒ₃ と する.今回の実験では、4 種類の動作周波数の値として $f^{\text{max}} = 2.7, f^{\text{high}} = 2.4, f^{\text{low}} = 1.5, f^{\text{min}} = 1.2$ (単位) GHz)を用い、これらの周波数制約下での実測値を利用し てモデル構築を行った。

上述した近似3点反比例モデルを用いて,正規化実行時間の動作周波数変化を近似した結果を図6に示す.図6 には2点反比例モデルでの近似精度が悪いことが図4で示 されていた2つのアプリ(srad1, triad)に対して,近似 3点反比例モデルを用いた近似曲線(図中凡例の approx. 3-point model で示されている赤破線曲線)を2点反比例 モデルでの近似曲線とともに記載している。また、本図に は,高周波数側と低周波数側を分ける動作周波数 f3 を実 験結果との一致が最もよくなるように選んで構築した3点 反比例モデルの結果(図中凡例の 3-point model で示さ れている水色破線曲線)も合わせて記している. 凡例部分 に示してある R2, および, f3 の値は, それぞれ, モデル での推定値と実測値の相関係数、および、周波数領域を分 割する動作周波数 f3 である. この結果より、2 点反比例モ デルでは正規化実行時間の動作周波数依存性をうまく近似 できていなかったアプリであっても,3点反比例モデルを 用いることで精度よくモデル化できていることが分かる. また、3点反比例モデルに比べるとわずかに精度が低下す るものの、4種類の動作周波数制約下でのアプリ実行結果 のみを用いた近似4点反比例モデルで精度よく正規化実行 時間と動作周波数の関係を表現できている(つまり、実測 結果を再現できている)ことが分かる。実際、この結果は 相関係数の大きさ (srad1, triad に対してそれぞれ 0.995, 0.999)からも示唆される.

以上,本節では正規化実行時間と動作周波数との関係を 調べるために Rodinia benchmark などの電力制約下にお ける実行時間実測データを取得し,その実測結果をうまく 近似できる3点反比例モデル,および,より低コストな近 似3点反比例モデルを提案し,これらの精度を検証した. その結果,近似3点モデルを用いることで,正規化実行時 間と動作周波数との関係を精度よく再現できることが分 かった.シングルノード,あるいは,少数ノードでのアプ リ実行結果を使ってアプリの正規化実行時間–動作周波数 相関モデルを構築できれば,その結果と非制約時の大規模 実行時間情報,および,消費電力–動作周波数相関モデル を用いて,電力制約下でアプリの大規模並列実行を行った 場合の実行時間が推定できる.次節では,この実行時間推 定手法の精度を幾つかの並列アプリを使って検証する.

情報処理学会研究報告 IPSJ SIG Technical Report



図 7 CPU 一律電力制約適用時の実行時間の実測値と推定値との比

4. 大規模並列アプリを用いた推定精度の評価

4.1 評価手順

本節では、電力制約時の大規模(960ノード、1960 モ ジュール)スーパーコンピュータを用いた並列アプリ実行 時間の推定精度を検証する.以下、本評価の手順を説明す る.まず、消費電力-動作周波数の線形モデル、および動 作周波数-正規化実行時間の近似3点モデルを構築するた めに、非制約(2.7 GHz)、最低動作周波数(1.2 GHz)、お よび、2.4 GHz、1.5 GHz に動作周波数を制約してアプリ を小規模並列(32ノード = 64 モジュール)実行し、消費 電力と実行時間のデータを取得する.次に、作成した消費 電力-動作周波数モデル(線形モデル)、動作周波数-正規 化実行時間モデル(近似3点反比例モデル)、ならびに、非 電力制約時の大規模(960ノード=1,920モジュール)実 行時の実行時間を用いて、前節で説明した性能推定法によ り電力制約時の大規模実行時間を推定した.

推定対象は、CPU 電力を全モジュールで一律に制約し た場合(CPU 一律制約時)と、文献[10]で提案された製造 ばらつきを考慮して各 CPU に異なる電力バジェットを配 分をする場合(CPU 個別制約時)の2つのケースにおける 大規模実行の実行時間である.評価対象アプリは、DGEMM、 triad, MHD, NPB(BT), NPBSP,および、mVMC の6つを対 象とした.

4.2 評価結果

図7に、全CPUに一律の電力制約を施した場合におけ る、大規模実行実行時間の実測値と推定値との比を示す. 横軸は、アプリとモジュール当たり電力制約値、縦軸は実 測値に対する推定値の比であり、1.0 に近いほど推定精度が 良いことを表す.ここでは、消費電力–動作周波数の線形モ デルを PVT を使用して作成した場合の結果 (estimated) と、実測値を基に作成した場合の結果 (oracle)の2種 類の結果を記している.実験結果より、DGEMM、NPB(BT)、 NPB(SP)では推定値が実測値よりも数%~40%大きくなっ ており、triadでは逆に2割以上小さな値となっている.



図 8 ばらつきを考慮して CPU 個別の電力制約を適用した場合の実 行時間の実測値と推定値との比

一方, MHD では実測値と推定値との一致が非常によいこと が分かり,全体としては比較的精度よく推定できている. なお,mVMC に関しては精度良く実行時間を推定した結果と なったが,実行毎での測定結果にばらつきが大きいため, 本結果のみから精度を評価できない.この問題の解決は今 後の課題である.

次に,製造ばらつきを考慮した CPU 個別制約時の実行 時間の実測値と推定値の比を図 8 に示す.縦軸は図 7 と 同様に実行時間の実測値と推定値との比であり,横軸はア プリの種類と平均モジュール電力制約値(実際の電力制約 値はモジュールごとに異なる)となっている.この結果よ り,すべてのアプリ,電力制約条件下において実行時間の 推定値と実測値との比が 1.0 に近く,提案手法による電力 制約時のアプリ実行時間推定の精度が高いことが分かる.

推定値ベースの消費電力–動作周波数線形モデルを用い た場合で CPU 一律制約時と CPU 個別制約時の実行時間 推定誤差を比較すると, CPU 一律制約時では平均約 15 % の推定誤差があるのに対して, CPU 個別制約時では推定 誤差が平均 10 % 程度であり, CPU 個別制約時の推定精 度が CPU 一律制約時に比べて高いことが分かった. これ は, CPU 一律制約時には消費電力–動作周波数線形モデル を用いて各モジュールの動作周波数を個別に求めるため, 線形モデルを用いた個々のモジュールに対する動作周波数 推定精度が直接実行時間の推定精度に影響するのに対し て, CPU 個別制約時では求めるべきモジュール一律平均 動作周波数がモジュール平均消費電力に依存し, その結果 として, 個々のモジュール消費電力の推定精度が直接的に は影響にしにくい, という違いがあることが原因であると 考えられる.

基にした消費電力情報の違い(実測値か PVT を用いた 推定値か)による実行時間推定精度を見ると、その両者で 推定精度に大きな差が見られないことが分かる.したがっ て、電力制約時の実行時間推定を PVT を用いた推定消費 電力を基にした消費電力–動作周波数線形モデルと動作周 波数–正規化実行時間の近似3点モデルという低コストで 作成可能なモデルを用いることで、電力制約時並列アプリ 実行時間を精度良く推定できることが示された。

5. まとめと今後の課題

本研究では、電力制約型スーパーコンピュータを対象と した並列アプリ実行時間推定法を提案した.本手法では、 小規模クラスタを用いてアプリ実行を行うことで消費電 力-動作周波数および動作周波数-正規化実行時間に関する 相関モデルを構築し、これらと非制約時の実行時間の実測 値とを組合わせることで電力制約時の実行時間を推定す る.1,920 モジュールを有する大規模並列実行を対象とし た評価を行った結果、モデルに基づく簡便な推定手法であ るにもかかわらず、平均誤差 10~15% の精度で推定でき ることが明らかとなった.

今後の課題としては、まず、非電力制約時の大規模実行 の実行時間を大規模実行を実際に行うことなく推定する手 法の確立である.電力制約適応型スパコンで非電力制約下 での大規模並列実行を行うことは、限られた供給電力制約 下では困難であるため、これは重要な課題である、次に、 動作周波数-正規化実行時間の精度向上である。現在は4 つの動作周波数制約条件下での実測値を基に2つの反比例 モデル(近似3点モデル)を構築しているが、図6で示し たように依然として実測値に基づいた3点モデルとの差が ある. ここで, 例えば非制約時, 最低動作周波数時の2つ の動作周波数制約下での実行結果を用いて周波数領域を分 割する動作周波数 f3 を知ることができれば、動作周波数 を f3 に制約してアプリを実行するだけで、より精度の高 い動作周波数-正規化実行時間に対する3点モデルを構築 することができる.また、本研究では動作周波数-正規化実 行時間相関モデルが計算サイズに依存しないと仮定してい たが、計算サイズ依存性を考慮することで、さらに推定精 度がよくなることが期待される. さらには、消費電力-動 作周波数相関モデルの改良、あるいは、アプリを構成する 関数(区間)ごとの実行時間を推定するなどの細粒度での 推定法によっても,電力制約時の実行時間推定が改善され ることが期待されるので、これらも今後検討すべき課題で ある.

謝辞 本研究は、一部、JST CREST「ポストペタスケー ル高性能計算に資するシステムソフトウェア技術の創出」 の研究課題「ポストペタスケールシステムのための電力マ ネージメントフレームワークの開発」、ならびに、九州大 学情報基盤研究開発センターの「先端的計算科学研究プロ ジェクト」の支援を受けている.

参考文献

[1] NASA Advanced Supercomputing Division, NAS Parallel Benchmark Suite v3.3. http://www.nas.nasa.gov/ Resources/Software/npb.html.

- [2] Ashby, S., Beckman, P., Chen, J., Colella, P., Collins, B., Crawford, D., Dongarra, J., Kothe, D., Lusk, R., Messina, P., Mezzacappa, T., Moin, P., Norman, M., Rosner, R., Sarkar, V., Siegel, A., Streitz, F., White, A. and Wright, M.: The Opportunities and Challenges of Exascale Computing, Summary Report of the Advanced Scientific Computing Advisory Committee (AS-CAC) Subcommittee (2010).
- [3] Barker, K. J., Davis, K., Hoisie, A., Kerbyson, D. J., Lang, M., Pakin, S. and Sancho, J. C.: Using Performance Modeling to Design Large-Scale Systems, *IEEE Computer, Vol.42, No.11* (2009).
- [4] Bergman, K., Borkar, S., Campbell, D., Carlson, W., Dally, W., Denneau, M., Franzon, P., Harrod, W., Hiller, J., Karp, S., Keckler, S., Klein, D., Lucas, R., Richards, M., Scarpelli, A., Scott, S., Snavely, A., Sterling, T., Williams, R. S., Yelick, K., Bergman, K., Borkar, S., Campbell, D., Carlson, W., Dally, W., Denneau, M., Franzon, P., Harrod, W., Hiller, J., Keckler, S., Klein, D., Kogge, P., Williams, R. S. and Yelick, K.: ExaScale Computing Study: Technology Challenges in Achieving Exascale Systems (2008).
- [5] Borkar, S.: Designing Reliable Systems from Unreliable Components: The Challenges of Transistor Variability and Degradation, *Micro, IEEE*, Vol. 25, No. 6, pp. 10– 16 (2005).
- [6] Che, S., Boyer, M., Meng, J., Tarjan, D., Sheaffer, J. W., Lee, S.-H. and Skadron, K.: Rodinia: A Benchmark Suite for Heterogeneous Computing, *Proceedings* of the 2009 IEEE International Symposium on Workload Characterization (IISWC), IISWC '09, pp. 44–54 (2009).
- [7] Dighe, S., Vangal, S. R., Aseron, P., Kumar, S., Jacob, T., Bowman, K. A., Howard, J., Tschanz, J., Erraguntla, V., Borkar, N., De, V. K. and Borkar, S.: Within-Die Variation-Aware Dynamic-Voltage-Frequency-Scaling With Optimal Core Allocation and Thread Hopping for the 80-Core TeraFLOPS Processor, *IEEE Journal of Solid-State Circuits*, Vol. 46, No. 1, pp. 184–193 (2011).
- [8] Fakazawa, K., Ogino, T. and Walker, R. J.: Configuration and dynamics of the Jovian magnetosphere, *Journal* of *Geophysical Research*, Vol. 111, p. A10207 (2006).
- Harriott, L. R.: Limits of lithography, Proceedings of the IEEE, Vol. 89, No. 3, pp. 366–374 (2001).
- [10] Inadomi, Y., Patki, T., Inoue, K., Aoyagi, M., Rountree, B., Schulz, M., Lowenthal, D., Wada, Y., Fukazawa, K., Ueda, M., Kondo, M. and Miyoshi, I.: Analyzing and Mitigating the Impact of Manufacturing Variability in Power-Constrained Supercomputing, *Proceedings of International Conference for High Performance Computing, Networking, Storage and Analysis, Nov. 2015.*, *Austin* (2015).
- [11] Intel Corporation: Intel 64 and IA-32 Architectures Software Developers' Manual Volume 3(3A, 3B & 3C): System Programming Guide (2012).
- [12] Luszczek, P., Bailey, D., Dongarra, J., Kepner, J., Lucas, R., Rabenseifner, R. and Takahash, D.: HPC Challenge Benchmark Suite. http://icl.cs.utk.edu/ hpcc/index.html.
- [13] Maruyama, N., Suzuki, S., Mikami, K., Komuro, Y., Takizawa, S. and Matsuda, M.: Fiber Miniapp Suite, fiber-miniapp.github.io.
- [14] Ogino, T., Walker, R. J. and Ashour-Abdalla, M.: A

Global Magnetohydrodynamic Simulation of the Magnetopause when the Interplanetary Magnetic Field is Northward, *IEEE Transaction on Plasma Science*, Vol. 20, pp. 817–828 (1992).

- [15] Petitet, A., Whaley, C., Dongarra, J. and Cleary, A.: High Performance Linpack. http://www.netlib.org/ benchmark/hpl/.
- [16] Sachs, S. R.: 2013 Exascale Operating and Runtime Systems, Technical report, Advanced Science Computing Research (ASCR) (2013). http://science.doe.gov/ grants/pdf/LAB13-02.pdf.
- [17] Susukita, R., Ando, H., Aoyagi, M., Honda, H., Inadomi, Y., Inoue, K., Ishizuki, S., Kimura, Y., Komatsu, H., Kurokawa, M., Murakami, K., Shibamura, H., Yamamura, S. and Yu, Y.: Performance Prediction of Largescale Parallel System and Application using Macro-level Simulation, International Conference for High Performance Computing, Networking, Storage and Analysis (2008).
- [18] Tahara, D. and Imada, M.: Variational Monte Carlo Method Combined with Quantum-number Projection and Multi-variable Optimization, J. Phys. Soc. Jpn., Vol. 77, p. 114701 (2008).
- [19] Tschanz, J., Kao, J., Narendra, S., Nair, R., Antoniadis, D., Chandrakasan, A. and De, V.: Adaptive Body Bias for Reducing Impacts of Die-to-die and Within-die Parameter Variations on Microprocessor Frequency and Leakage, *Solid-State Circuits, IEEE Journal of*, Vol. 37, No. 11, pp. 1396–1402 (2002).
- [20] Wijngaart, R. F. V. D. and Jin, H.: NAS Parallel Benchmarks, Multi-Zone Versions, Technical report, NASA Advanced Supercomputing (NAS) Division, NASA Ames Research Center (2003).