# ニューラルネットワークアクセラレータにおける コア間通信量最小化のためのタスク配置手法

進藤 智司1 大場 百香2 津邑 公暁1 三輪 忍2

概要:画像認識や音声認識,自然言語処理等において,ニューラルネットワークを用いた機械学習が注目 されている.近年の機械学習では認識率を向上させるためにニューラルネットワークの規模を拡大させる ことが主流であり,これに伴い,シミュレーションに必要な計算時間が増大している.そこで,計算時間 の短縮と消費電力の削減を目指し,ニューラルネットワーク専用のハードウェアアクセラレータが盛んに 研究されている.このようなハードウェアアクセラレータでは,ソフトウェア実行の際には考慮する必要 のなかった点が性能に影響を及ぼす可能性がある.そこで本稿では,高性能なハードウェアアクセラレー タの実現のためのひとつの着眼点として,複数コアへのタスク配置について検討する.各コアへのタスク 配置がハードウェアアクセラレータの実行性能および電力効率に及ぼす影響を調査し,コア間通信量最小 化のための適切な配置について考察する.シミュレーションによる評価の結果,タスク配置が実行サイク ル数に影響を与え,層の規模によって異なるタスク配置が有効であることを確認した.

# 1. はじめに

画像認識や音声認識,自然言語処理などにおいて,ニュー ラルネットワークを用いた機械学習が注目されている.近 年の機械学習は, Deep Neural Network (DNN) と呼 ばれる多層構造を持ったニューラルネットワークを用いる ことで高い認識率を達成している。例えば、画像認識の国 際コンテスト ILSVRC において, 2014 年に最も高い認識 率を示したニューラルネットワークは 20 層で構成されて いる[1]. このような多くの層を持つニューラルネットワー クを用いた機械学習はディープラーニングと呼ばれ、さら なる認識率の向上を目指した研究が行われている.しか し、ニューラルネットワークの規模の拡大に伴い、そのシ ミュレーションに必要な計算量が増大している. そこで, シミュレーションに要する計算時間の短縮と電力効率の向 上を目指し、ニューラルネットワークのシミュレーション に特化したハードウェアアクセラレータが盛んに研究・開 発されている. このようなハードウェアアクセラレータで は、ソフトウェア実行の際には考慮する必要のなかった点 が性能に影響を及ぼす可能性がある。本稿では、高性能な ハードウェアアクセラレータの実現のためのひとつの着眼 点として、複数コアへのタスク配置について検討する.各

1 名古屋工業大学

@~2016 Information Processing Society of Japan

コアへのタスク配置がハードウェアアクセラレータの実行 性能および電力効率に及ぼす影響を調査し、コア間通信量 最小化のための適切な配置について考察する.

## 2. 研究背景

本章では、ニューラルネットワークの概要、およびニュー ラルネットワークアクセラレータに関する既存研究につい て述べる.

#### 2.1 ニューラルネットワーク

ニューラルネットワークとは、生物の脳神経系を模倣し た数理モデルであり、ニューロンと呼ばれる多数の計算ユ ニットとシナプスと呼ばれるニューロン同士の結合から成 る.最も基本的なニューラルネットワークは層状に並んだ ニューロンが隣接した層のみと結合した構造を持つ.この ニューラルネットワークの構造を図1に示す.

図のネットワークは入力層、中間層、出力層の3層から なり、入力層へデータが入力されると入力層に位置する ニューロンはシナプスを介して中間層のニューロンへ計算 結果を出力し、入力層のニューロンから入力を受け取った 中間層のニューロンは出力層のニューロンへ計算結果を出 力する. この例のように、前層に位置する全てのニューロ ンから入力が与えられるように隣接層間が結合した層構造 を全結合層と呼ぶ. またシナプスはそれぞれ**重み**と呼ばれ る値 w<sub>i</sub> (i = 1,...,n) を持っており、1ニューロンへの入

Nagoya Institute of Technology

電気通信大学 UEC

IPSJ SIG Technical Report



図1 ニューラルネットワークの構造

力を $x_i$  (i = 1, ..., n) とすると、出力y は次の式で計算される.

$$u = \sum_{i=1}^{n} w_i x_i + b \tag{1}$$

$$y = f(u) \tag{2}$$

ここで, bはバイアスと呼ばれるニューロンごとに異なる定数である.またfは活性化関数と呼ばれる神経細胞の 性質をモデル化した関数である.特に近年のディープラー ニングでは ReLU[2] と呼ばれる次の活性化関数が主に使用 される.

$$f(x) = max(0, x) \tag{3}$$

これらの式からも分かるように、1ニューロンの出力を求 める計算は、入力とそれに対応したシナプス重みの積和計 算、および、その積和計算結果に対する活性化関数の適用 から構成される.本稿では、1ニューロンの出力を求める ために必要なこの計算全体を**タスク**と定義する.

ニューラルネットワークでは入力層から出力層に向けて 順に、各層のニューロンの出力をこの計算によって求めて いく、このようにニューラルネットワークの入力層にデー タを入力し、それに対する出力を得ることを推論と呼ぶ、 さらに、ニューラルネットワークから期待する出力を得る ためには、シナプス重みの値を適切に決定する必要がある、 適切な重みの値を求めるために、様々な入力を与え重みの 値を更新しながら推論を繰り返すことを学習と呼ぶ。

#### 2.2 関連研究

近年ニューラルネットワークのシミュレーションに特化 した専用アクセラレータが研究されている. そのようなア クセラレータには、大きく分けて2つのタイプが存在する. 1つ目のタイプは、1ニューロンを1つの演算ユニット に割り当て、ニューラルネットワーク全体をハードウェ アで再現した構造を持つアクセラレータである.例えば、 IBM の Merolla ら [3] は、256 個の演算ユニットに対して 1つずつニューロンを割り当てることで、256 個のニュー ロンからなるニューラルネットワークをシミュレーション 可能なアクセラレータを開発した.また、Temam ら [4] は 機械学習で主に使用されてきたニューラルネットワークお

よびニューロンモデルを対象に、シナプス重みを格納した バッファを介して、各ニューロンに対応する演算ユニット 同士を接続したアクセラレータを提案している. これらの アクセラレータでは、各演算ユニットは入力を受け取ると 同時に計算を開始し、次に接続した演算ユニットに計算結 果を伝えるという単純な動作のみを行うため、シミュレー ションを実現するために制御用の回路や命令を必要としな い、さらに、ニューロンの出力を計算する演算ユニット付 近のバッファに、必要なシナプス重みが格納されるため、 処理中の演算ユニットまでのデータの移動距離を短くす ることが可能である.しかし、これらのアクセラレータで はニューラルネットワークのニューロン数や層数. ニュー ロンモデルは、ハードウェアの構成に制約を受けるため、 ニューラルネットワークの構造を変更することが困難であ る.また、事前に記憶領域に格納したシナプス重みを用い た推論しかできないため、学習によってシナプス重みの値 を更新することができない.

2つ目のタイプは、1つの演算ユニットが複数のニュー ロンの出力を計算することで、様々なニューラルネット ワークに柔軟に対応可能なアクセラレータである。例え ば、Chen ら [5] は複数ニューロンの出力を並行して計算可 能なコアを設計し専用命令を実装することで、ニューラル ネットワークを高速にシミュレーションするアクセラレー タを提案している。さらに同氏らはこのコアを複数接続 し、全てのコアから読み書きが可能な記憶領域を用意する ことで、さらなる高速化を実現している [6]. これらのアク セラレータでは、専用命令によってニューラルネットワー クの構造を定義することができ、ニューラルネットワー の規模の変化にも柔軟に対応することができる。さらに、 命令セットを拡張することで、推論のみならず、学習も実 現できると考えられる。

そこで,我々は様々なニューラルネットワークにおいて 推論および学習を高速に行うことを目的として,後者のタ イプのアクセラレータを開発している.我々が開発してい るアクセラレータは複数のコアから構成されるが,このよ うに複数のコアを持つアクセラレータでは,各コアがタス クを処理する際には入力データを他のコアから受け取る必 要があるため,タスク配置の仕方によってコア間のデータ 通信量が変化し,アクセラレータの性能に影響を与えると 考えられる.そこで本稿では,コア間のデータ通信量の最 小化を目指し,各コアへの適切なタスク配置を検討する.

# 3. ニューラルネットワークアクセラレータ

本章では,我々が開発しているニューラルネットワーク アクセラレータの構成と動作について述べる.

#### 3.1 アクセラレータの構成

我々はニューラルネットワークの複雑な構造や規模の変

情報処理学会研究報告

**IPSJ SIG Technical Report** 



図2 アクセラレータの構造

化に柔軟に対応することができるアクセラレータを開発している.このアクセラレータの構造を図2に示す.アク セラレータは Shared Memory と複数のコアから構成され, 各コアが Shared Memory に対してデータを読み書きする ことで、全てのコアでデータを共有することができる.

各コアは、前層から与えられる入力を格納するための バッファ(Input Buffer)、シナプス重みを格納するための バッファ(Weight Buffer)、ニューロンの出力を格納する ためのバッファ(Output Buffer)と、これらのバッファに 接続した、ニューロンの出力計算用の演算ユニットから構 成される.本稿では、この演算ユニットを NFU (Neural Functional Unit)と呼ぶ.NFU は積和演算器と活性化関 数用の演算器から構成される.また、これらのバッファお よび NFU は Controller によって制御される.

このアクセラレータでは、コアが Shared Memory から データを読み出す際、Shared Memory から読み出したデー タは一旦 Input Buffer に格納され、NFU は Input Buffer に格納されたデータを読み出す. また NFU での計算結果 は、一旦 Output Buffer に格納した後、Shared Memory に 書き込む. このように Shared Memory に対するデータの 入出力の際、Input Buffer を介することで Shared Memory からのデータの先読みを可能にし、Output Buffer を介する ことで Shared Memory への書き込み待ちを抑制している.

このような動作によってデータを入出力するため、Input Buffer と Output Buffer が NFU と接続しているネットワー クのバンド幅によって、NFU が一度に読み出し可能な入 力値の数および出力計算が可能なニューロンの数が制限さ れる.本稿では、一度に読み出し可能な入力値の数を N<sub>i</sub>、 一度に出力計算が可能なニューロンの数を N<sub>o</sub> とする.な お、アクセラレータ中では N<sub>i</sub> および N<sub>o</sub> の単位でデータ を管理し、このデータのかたまりをチャンクと呼ぶ.

ここで、アクセラレータ中でニューラルネットワークの 入出力およびシナプス重みがどのように格納されるかを 図 3 を用いて説明する. この例では、8 個の入力値から成 るベクトルと 12 行 8 列の重み行列、および、それらの乗 算によって求められる 12 個のニューロンの出力値から成 るベクトルを表しており、 $N_i = N_o = 4$ としている.入 力値は  $I_1 \sim I_8$  であり、これらと重み行列の *i* 行目を乗算し 活性化関数を適用することで出力値  $O_i$  を求める. アクセ



図3 アクセラレータ内でのデータ格納形式

ラレータ内では、これらの行列およびベクトルをチャンク に分割して各バッファに格納する。入力と出力はそれぞれ  $N_i$ ,  $N_o$  個の要素を1つのチャンクとし、シナプス重みは  $N_o$ 行 $N_i$ 列の行列を1つのチャンクとして格納する。

Input Buffer と Output Buffer は複数のエントリを持ち, 1 エントリに 1 つのチャンクを格納する. さらに Input Buffer に格納されているデータは再利用することが可能で ある. つまり,一度 Shared Memory からデータを読み出 した後,再び同じデータを読み出す場合, Input Buffer か らそのデータを読み出すことで Shared Memory からの読 み出しを省略することができる. なお,エントリの数を超 えて新たにデータを格納しようとした場合, Input Buffer 上のデータの一部が追い出されるため,その追い出された データは以降再利用できなくなる.

#### 3.2 アクセラレータの動作例

前節で述べたように我々が開発中のアクセラレータは, 複数の入力から複数の出力を同時に計算可能であるが、入 出力の数が N<sub>i</sub> および N<sub>o</sub> をそれぞれ上回る場合は、繰り 返しNFUを用いることで計算する.ここで、Niを超えた 数の入力値を受け取るニューロンの出力を計算する際の, NFU 内での計算,および,コアと Shared Memory の間の データ移動の様子について図4を用いて説明する.この例 では、出力を求めるニューロンの数は4であり、 $N_o = 4$ と仮定すると1つのチャンクとして格納される.また,前 層のニューロンから与えられる入力の要素数は8であるた め、 $N_i = 4$ と仮定すると入力は2つのチャンクに分けられ て Shared Memory に格納される. そのため、2回に分け て入力を読み出し、積和を計算する.はじめに、1つ目の チャンクに対する計算を考える (i). まず NFU は Shared Memory から入力値  $I_1 \sim I_4$  を読み出し、対応したシナプ ス重みとの積和を求める.この際、1 チャンク分に相当す る,  $N_o = 4$  と同数の積和  $S'_1 \sim S'_4$  が計算される (a). その

**IPSJ SIG Technical Report** 



2016/8/10



後,2つ目のチャンクに対する積和が計算される際(ii),同 様に読み出した入力値 I5~I8 と対応するシナプス重みの積 和を求め (b), NFU 出力からバイパスされた1 チャンク目 の結果  $S'_{4} \sim S'_{4}$  を足し込む (c). これにより、 $I_{1} \sim I_{8}$ の入力 に対する4つの積和を求めることができる.この積和に活 性化関数を適用し、ニューロンの出力 O<sub>1</sub>~O<sub>4</sub> を求め (d), Output Buffer を介してこれらを Shared Memory に格納 する. ここまでの動作により、前層の8ニューロンから入 力を受け取った4ニューロンの出力を計算することができ る. また N<sub>o</sub>を超えた数のニューロンの出力を求める際は. 残りのニューロンの出力についても同様の動作によって求 める.

以上で述べた動作を繰り返し、ニューラルネットワーク 内のニューロンの出力を計算していく. このとき、ニュー ラルネットワークは層間にデータ依存があるが, 層内には ないため、同層に含まれるニューロンは複数コアで並列に 出力計算することが可能である. また, ニューロンの出力 計算には、前層のニューロンの出力が入力として必要とな るため、全てのコアで一層ずつ順にニューロンの出力を計 算していくことになるが、この際、ニューロンの出力を全 コアで共有する必要がある、我々のアクセラレータでは、 Shared Memory に格納することで全てのコアでニューロ ンの出力を共有する.ここで,第N層のニューロンの出 力計算から第 N+1 層のニューロンの出力計算に移る際 の、各コアと Shared Memory の間のデータ移動の様子を、 図5を用いて説明する.まず第N層のニューロンの出力 を計算する際 (i), 各コアは計算結果を Shared Memory へ 書き込む. その後, 第 N+1 層のニューロンの出力を計算 する際(ii)には,先ほど第N層のニューロンの出力として Shared Memory に格納したデータを第N+1層の入力と して読み出す. このように Shared Memory を介してコア



間でデータを移動することで、ニューロンの出力計算に必 要な入力データを全てのコアで共有している.

#### 4. 複数コアへのタスク配置

本章では、本稿で検討する2つのタスク配置方法の概要 を述べる.

#### 4.1 タスク配置の方針

前章で述べたように、ある層のニューロンの出力計算に 必要となる入力を読み出す際、および、計算結果として得 られた出力を書き戻す際に, Shared Memory を介したデー タの移動が発生する. このデータ移動は, Shared Memory を介したコア間通信と捉えることができる。このコア間通 信の発生頻度がアクセラレータの性能に影響を与えると考 えられるため、本稿ではコア間通信量を最小化することを 目指す. コア間通信量は, 各コアが前層から与えられる入 力を受け取る回数に比例して増加するため、各コアの入力 の受け取り方に着目して、2つのタスク配置の方針を考え る.1つ目はニューロンをグループ化し、各グループに属 するニューロンの出力計算を個別のコアに割り当てる方針 である。2つ目は前層から与えられる入力をグループ化し、 それぞれのグループに属する入力に対応した計算を個別の コアに割り当てる方針である.次節以降では、この2つの 方針に沿ってタスクを配置した際の. アクセラレータの動 作を説明する.

#### 4.2 ニューロンのグループ化によるタスク配置

本節では、1つ目の方針である、ニューロンをグループ化 したうえで各グループに属するニューロンの出力計算を個 別のコアに割り当てる方針について説明する. この方針で は、単一のコアに複数のタスクを配置するため、前層から



与えられる全ての入力を受け取るための通信が必要となる が、各ニューロンの出力計算をそれぞれのコアで完結して 行うことができる。24個の入力値を受け取る8つのニュー ロンの出力をこのタスク配置の方針に沿って計算する際 の、データ移動および計算の様子を図6に示す、この例で は $N_o = N_i = 4$ としており,前層から与えられる入力 $I_1 \sim$ *I*<sub>24</sub> は6つのチャンクに分割されて Shared Memory に格 納されている.また、8つのニューロンを2つのグループ に分け、各グループに属する4つのニューロンの出力計算 を Core0 および Core1 に割り当てている.まず各コアは, Shared Memory に格納された1つ目の入力チャンク  $I_1$ ~ I4 を読み出し、割り当てられたグループに属するニュー ロンの出力計算に必要となる部分的な積和を計算する.次 に、2つ目の入力チャンク $I_5 \sim I_8$ をShared Memoryから 読み出し、同様に積和を計算する、その後、計算によって 得られた積和を1つ目の入力チャンクに対する積和に加 算する.この積和計算を前層から与えられる全ての入力に 対して行い、入力値 I1~I24 に対する積和を求める.これ に活性化関数を適用することで、Core0 は出力値 O<sub>1</sub>~O<sub>4</sub>、 Core1 は出力値 O<sub>5</sub>~O<sub>8</sub> をそれぞれ計算する. このように この方針では、各コアが前層から与えられる全ての入力を 読み出す必要があるが,各ニューロンの出力計算をコア 内に閉じて行うことができ、1つのニューロンの出力を求 める途中で Shared Memory にデータを書き戻す必要がな い. 一方で前層から与えられる全ての入力を順番に Shared



図7 入力のグループ化によるタスク配置

Memory から Input Buffer に読み出していくため, Input Buffer 中のデータが追い出され再利用できなくなる可能性 が高い. この例では, Input Buffer のエントリ数を4と仮 定しているため,最初の4つのチャンクを Shared Memory から Input Buffer に読み出した時点で, Input Buffer の全 てのエントリが埋まる (i). その状態で,5つ目および6つ 目のチャンクを読み出そうとすると (ii), Input Buffer の エントリ数を超えてしまうため, Input Buffer 中のデータ が追い出される. このように,入力チャンクの数が Input Buffer のエントリ数よりも多い場合,入力を順番に読み出 すと Input Buffer からデータが追い出されてしまう.

# 4.3 入力のグループ化によるタスク配置

次に、2つ目の方針である、前層から与えられる入力を グループ化して各コアにタスクを配置する方針について説 明する.この方針では、それぞれのグループに属する入力 に対応した積和計算を個別のコアに割り当てる.その後、 各コアが求めた積和を統合し活性化関数を適用することで ニューロンの最終的な出力を求める.図6と同じく、24個 の入力値を受け取る8つのニューロンの出力をこのタスク 配置の方針に沿って計算する際の、データ移動および計算 の様子を図7に示す.このタスク配置では、まず Shared Memory 中の入力データをグループ化する (i).この例で は入力データは Shared Memory 中で6つのチャンクに分 かれており、それをコア数と同数の2つのグループに分 割している. これらのグループを各コアへ割り当て, グ ループに属する3つの入力チャンクに対応した積和を各コ アで計算する. Core0 は入力値 $I_1 \sim I_{12}$ に対する積和 $S'_1 \sim$  $S'_8 を計算し, Core1 も同様に入力値<math>I_{13} \sim I_{24}$ に対する積和  $S''_1 \sim S''_8 を計算する. そして, これらの積和を一度 Shared$ Memory へ格納する. その後, 積和を統合する処理を行う $(ii). Core0 では, 積和<math>S'_1 \sim S'_4 \geq S''_1 \sim S''_4$ の対応する各要 素の和をとり, 活性化関数を適用することで4つのニュー ロンの最終的な出力値 $O_1 \sim O_4$ を計算する. また Core1 で も同様にして4つのニューロンの最終的な出力値 $O_5 \sim O_8$ を計算する. このようにタスクを配置することで,全ての ニューロンに共通して必要な積和計算の各部分計算が単一 のコアで行われる.

なお,この例では $N_o = 4$ と仮定しているため,各コア で計算される 8 つの積和 S'1~S'8 および S'1~S'8 は 2 回に 分けて計算されるが, Shared Memory からの各入力チャ ンクの読み出しはそれぞれ1回に抑えられる.まず各コア が積和  $S'_1 \sim S'_4$  および  $S''_1 \sim S''_4$  を計算する際, Core0 は入 力値 I1~I12, Core1 は入力値 I13~I24 をそれぞれ 3 つの 入力チャンクとして Shared Memory から読み出すが、こ の例では Input Buffer のエントリ数を4と仮定しているた め、3つの入力チャンクは Input Buffer から溢れることな く全て格納される.次に各コアが積和 S5~S8 および S5~ S<sup>''</sup> を計算する際,先程と同じ入力値を Shared Memory か ら読み出そうとするが、そのデータは Input Buffer にも 格納されているため, Shared Memory からではなく Input Buffer から読み出される. これにより, 各入力チャンクの 2回目以降の Shared Memory からの読み出しを省略するこ とができる. つまり、入力をグループ化した際の各グルー プに属する入力チャンクの数が Input Buffer のエントリ数 よりも小さい場合は, Shared Memory から読み出した全 ての入力チャンクを Input Buffer に格納することができる ため, Shared Memory からの読み出しをそれぞれ1回に 抑えることが可能となる、したがってこの方針では、各コ アで求めた積和を統合するための通信および処理が別途必 要となるが、Input Buffer 中のデータが再利用される確率 が向上する.

## 5. 評価

本章では、タスク配置方法が性能へ与える影響を調査す るために行ったシミュレーション結果を示し、その結果に ついて考察する.

## 5.1 評価環境

前章で述べた2つのタスク配置方法を,現在我々が開発 中のニューラルネットワークアクセラレータ上に実装し シミュレーションにより評価した.ニューラルネットワー クアクセラレータの構成は16コアとし,コア内のInput

表1 シミュレータ諸元							
Chip							
cores	16	cores					
clock	606	MHz					
non-memory IPC	1						
network latency	1	cycle					
network band width	100	GB/s					
$N_i$	16	neurons					
$N_o$	16	neurons					
Core							
Input Buffer	16	entries					
Output Buffer	16	entries					
Memory							
latency	1	cycle					
port	1						

層の規模に関するパラメ					
Layer	Neuron	Input			
FC1	512	512			
FC2	1280	1280			
FC3	2560	2560			
	層の規 Layer FC1 FC2 FC3	層の規模に関す Layer Neuron FC1 512 FC2 1280 FC3 2560	層の規模に関するパラメLayerNeuronFC1512FC21280FC32560		

Buffer と Output Buffer のエントリ数、および  $N_i$  と  $N_o$ には Chen ら [6] のアクセラレータと同様の値を設定した. 表1に詳細なシミュレーション環境を示す.評価対象とし て、多層ニューラルネットワークのうちの一層の全結合層 の処理に要する実行サイクル数を計測した.この際,層の 規模が結果に与える影響を確認するため、ニューロン数お よび前層から与えられる入力数を.表2に示す3つのパラ メータセット FC1~FC3 に設定した場合でそれぞれ評価し た.2つのタスク配置方法において、ニューロンのグルー プ化によるタスク配置では、表中のニューロン数をコア数 と同数の16個のグループに分ける.また、入力のグループ 化によるタスク配置の場合も同様に、入力を16個のグルー プに分ける. このようなグループ分けにより, FC1~FC3 の各パラメータに基づいた規模の全ての場合において、ど ちらのタスク配置方法でも全てのコアに均等にタスクを配 置することができる. さらに、それぞれのタスク配置方法 について, Input Buffer 中のデータを再利用する場合とし ない場合に分けて測定することで, Input Buffer 中のデー タを再利用することがアクセラレータの性能に与える影 響もあわせて確認した.なお、アクセラレータが計算を開 始する際、前層から与えられる入力値は、事前に Shared Memory に格納されているものとした.

#### 5.2 評価結果

評価結果を図8および表3に示す.図8のグラフは、5 つの異なる評価モデル毎の、前節で述べた全結合層の出力 計算に要した実行サイクル数を、表2の3つのパラメータ セットに対応する規模別にまとめて示したものである。各



図8 全結合層の出力計算に要した実行サイクル数

表 3 Shared Memory に対する読み書き回数

	FC1		FC2		FC3	
	Read	Write	Read	Write	Read	Write
(B)	1056	32	6480	80	25760	160
(T1)	66	2	405	5	1610	10
(TR1)	66	2	405	5	1610	10
(T2)	98	34	485	85	1770	170
(TR2)	36	34	90	85	180	170

- パラメータセットにおける5本のグラフは,左から順に (B)1コアで計算するモデル(ベースライン)
  - (T1) ニューロンをグループ化してタスクを配置するモ デル
  - (**TR1**) ニューロンをグループ化してタスクを配置し、さらに Input Buffer 中のデータを再利用するモデル
  - (T2) 入力をグループ化してタスク配置をするモデル
  - (TR2) 入力をグループ化してタスクを配置し、さらに Input Buffer 中のデータを再利用するモデル

にそれぞれ対応している.また表3は、各モデルで要した Shared Memory に対する読み出しおよび書き込み回数を 示している.なお、表中の値は全て1コアあたりの Shared Memory に対する読み書き回数を表しているが、複数コア を用いる評価モデルでは、タスクが均等に配置されること から全てのコアで同数の読み書きが発生する.

評価の結果,全ての規模において1コアで計算するモデ ル(B)と比べ,16コアを用いて並列に計算するモデルは実 行サイクル数が少なくなっている.個別に見ると,FC1で は(T1)の実行サイクル数が(T2)および(TR2)と比べて少 なくなっている一方,FC2およびFC3では(TR2)が最も 少ない実行サイクル数となっている.また全ての層におい て,(TR2)の実行サイクル数が(T2)と比べて少なくなっ ている.このことから、タスク配置が実行サイクル数に少 なからず影響を与えること、また、層に含まれるニューロ ンの数および前層から与えられる入力の数によって有効な タスク配置が異なることを確認した.

#### 5.3 考察

まず全ての規模の層において、(T1)と(TR1)を比較す ると、それぞれの実行サイクル数が同一となっている。ま た, Shared Memory からの読み出し回数も同一となって いる. これは、(TR1) では Input Buffer 中のデータを一 度も再利用できていないためだと考えられる. 今回評価 に使用した中で最も入力の数が少ない FC1 の場合でも入 力は  $512/N_i = 32$  個のチャンクに分けられるため, Input Buffer のエントリ数である 16 を超えてしまう. したがっ て, Input Buffer 中に再利用できるデータが無く, Shared Memory からの読み出しを省略できなかったと考えられる. 一方で (T2) と (TR2) を比較すると, (TR2) は (T2) と比 べて実行サイクル数,および Shared Memory からの読み 出し回数を低減できていることが分かる. 例えば今回評価 に使用した中で最も入力の数が多い FC3 において,前層か ら与えられる入力をコア数と同数の16個のグループに分 けると、各グループには160個の入力が属する、よって各 コアが、あるグループの入力に対して積和を計算していく 際、入力は 160/ $N_i = 10$  個のチャンクに分けられる.これ は Input Buffer のエントリ数 16 よりも少ないため、全て の入力チャンクを Input Buffer に格納することができる. これにより、各入力チャンクの Shared Memory からの読 み出しをそれぞれ1回のみに抑えることができる.

次に層の規模ごとに見ると、FC1では(T1)よりも(TR2) の実行サイクル数が多くなっている。これは、入力のグ ループ化によるタスク配置をとった場合に必要となる、部 分的な積和の書き戻し処理の影響が大きいためだと考え られる. 各コアの Shared Memory への書き込み回数を見 ると、(T1)が2回であるのに対し、(TR2)は34回となっ ている. このように Shared Memory への書き込み回数が 増加したことで, Input Buffer 中のデータ再利用による実 行サイクル数削減の効果が打ち消されてしまったと考え られる.一方で, FC2 および FC3 を見ると, (T1) よりも (TR2)の実行サイクル数が少なくなっている. FC2の場 合,Shared Memory への書き込み回数は (T1) が 5 回であ るのに対し, (TR2)は85回となっている. 一方で, Shared Memory からの読み出し回数は (T1) が 405 回であるのに 対し、(TR2)が90回となっている. つまり、(TR2)は(T1) よりも Shared Memory への書き込み回数が多い一方で、 Shared Memory からの読み出し回数が大幅に少ないこと で、実行サイクル数が低く抑えられていると考えられる. これらのことから, Shared Memory を介したコア間通信 量が最小になるようにタスクを配置することで、実行サイ クル数を削減できることが分かる.

なお、今回は Input Buffer 中のデータのみが再利用可 能な場合を想定したが、今後は Output Buffer 中のデータ を再利用することがアクセラレータの性能に与える影響 も検討する必要がある、今回検討した 2 つのタスク配置

に共通して、ある層に含まれるニューロンの出力計算か ら次の層のニューロンの出力計算に移る際、各コアは計 算結果として得られた出力を一度 Shared Memory に格納 し, 自身が書き込んだデータを Shared Memory からすぐ に読み出すという動作が必要である.また.入力のグルー プ化によるタスク配置において, Shared Memory を介し て全てのコアで部分的な積和を共有する際にも同様の動作 が必要である. このとき, Output Buffer を介して Shared Memory に書き込んだデータを, Output Buffer 中に保持 しておき, NFU が Shared Memory に書き込んだデータを 読み出す際に, Output Buffer から同じデータを読み出す ことで Shared Memory からの読み出しを省略できる. こ のように、各コアが Output Buffer 中のデータを再利用し て Shared Memory に書き込んだデータをすぐに読み出す 動作を抑制することで, Shared Memory からの読み出し 回数を減らすことができると考えられる.

また, Output Buffer 中のデータが再利用可能になるこ とで、隣接層間でのニューロンの接続関係を考慮したタス ク配置が有効になると考えられる。 ディープラーニングに 用いられるニューラルネットワークは全結合層だけでは なく、畳み込み層 [7] と呼ばれる隣接層間のニューロン同 士が部分的にのみ接続した層構造を持つものが多い. さら に、近年は学習後のニューラルネットワークからシナプス を間引くことで計算量の削減を図る研究が盛んに行われて いる [8], [9]. このような隣接層間のニューロンが部分的に のみ接続しているネットワークの出力をアクセラレータで 計算する場合を考えると、ある層のニューロンの出力計算 には,前層の一部のニューロンの出力のみが入力として必 要となり、各コアが計算したニューロンの出力は全てのコ アで共有する必要がない. このような場合, 隣接層間で接 続しているニューロンの出力計算が、できるだけ同一のコ アで行われるようにタスクを配置することで、ニューロン の出力を共有するためのコア間通信を削減することができ る。これは、各コアは計算結果として得られたニューロン の出力を Shared Memory へ書き込まず, Output Buffer に 一時的に格納しておき、次の層のニューロンの出力を計算 する際に Output Buffer から読み出すことで実現できると 考えられる.

## 6. おわりに

本稿では、高性能なハードウェアアクセラレータの実現 に向けて、複数コアへのタスク配置に着目し、タスク配置 がハードウェアアクセラレータの性能に及ぼす影響を調査 した.またその結果から、コア間通信量最小化のための適 切な配置について考察した.2つのタスク配置方法につい て3種類の規模の全結合層を用いて評価を行った結果、層 の規模によって有効なタスク配置が異なることを確認した. しかし、今回検討したタスク配置方法はInput Buffer 中の データのみが再利用可能な場合を想定しており、Output Buffer 中のデータを再利用することでさらにコア間通信 量を削減できると考えられる.したがって今後、Output Buffer 中のデータを再利用することを考慮したタスク配置 が、アクセラレータの性能に与える影響を検討していき たい.

#### 参考文献

- Szegedy, C., Liu, W., Jia, Y., Sermanet, P., Reed, S., Anguelov, D., Erhan, D., Vanhoucke, V. and Rabinovich, A.: Going Deeper With Convolutions, *Proceedings of* the IEEE Conference on Computer Vision and Pattern Recognition, pp. 1–9 (2015).
- [2] Nair, V. and Hinton, G. E.: Rectified linear units improve restricted boltzmann machines, *Proceedings of the 27th International Conference on Machine Learning (ICML-*10), pp. 807–814 (2010).
- [3] Merolla, P., Arthur, J., Akopyan, F., Imam, N., Manohar, R. and Modha, D. S.: A digital neurosynaptic core using embedded crossbar memory with 45pJ per spike in 45nm, *Custom Integrated Circuits Conference (CICC)*, 2011 IEEE, IEEE, pp. 1–4 (2011).
- [4] Temam, O.: A defect-tolerant accelerator for emerging high-performance applications, ACM SIGARCH Computer Architecture News, Vol. 40, No. 3, pp. 356–367 (2012).
- [5] Chen, T., Du, Z., Sun, N., Wang, J., Wu, C., Chen, Y. and Temam, O.: Diannao: A small-footprint highthroughput accelerator for ubiquitous machine-learning, *ACM Sigplan Notices*, Vol. 49, No. 4, ACM, pp. 269–284 (2014).
- [6] Chen, Y., Luo, T., Liu, S., Zhang, S., He, L., Wang, J., Li, L., Chen, T., Xu, Z., Sun, N. et al.: Dadiannao: A machine-learning supercomputer, *Proceedings of the 47th Annual IEEE/ACM International Symposium on Microarchitecture*, IEEE Computer Society, pp. 609– 622 (2014).
- [7] LeCun, Y., Bottou, L., Bengio, Y. and Haffner, P.: Gradient-based learning applied to document recognition, *Proceedings of the IEEE*, Vol. 86, No. 11, pp. 2278–2324 (1998).
- [8] Han, S., Pool, J., Tran, J. and Dally, W.: Learning both Weights and Connections for Efficient Neural Network, Advances in Neural Information Processing Systems, pp. 1135–1143 (2015).
- [9] Polyak, A. and Wolf, L.: Channel-Level Acceleration of Deep Face Representations, *Access, IEEE*, Vol. 3, pp. 2163–2175 (2015).