# LLVMを用いた ベクトルアクセラレータ用コードのコンパイル手法

## 丸岡 晃<sup>1</sup> 無州 祐也<sup>1</sup> 狩野 哲史<sup>1</sup> 持山 貴司<sup>2</sup> 北村 俊明<sup>2</sup> 神谷 幸男<sup>2</sup> 高村 守幸<sup>2</sup> 木村 啓二<sup>1</sup> 笠原 博徳<sup>1</sup>

概要:科学技術計算や画像処理,機械学習の分野を始めとして,アプリケーションの高速化を実現するために各種アクセラレータが利用されている.アクセラレータを有効利用するためには対象アクセラレータ に適したプログラムやデータ配置の最適化,ホストとアクセラレータ間のデータ転送や同期などの挿入が 必要になるが,これらをプログラマが手動で行うことは困難であり,コンパイラによる自動化が望まれる. 筆者等はこれまで OSCAR 自動並列化コンパイラにより,マルチコアプロセッサを対象として自動並列化 に加えてメモリ最適化及びデータ転送最適化技術を開発してきた.この OSCAR コンパイラに対し自動ベ クトル化技術で多くの実績を持つベクトルプロセッサの技術を取り入れ,さらにベクトルアクセラレータ を利用することで,高速化及び低消費電力化を達成しつつプログラムの生産性を大幅に改善することが出 来ると考える.本稿では OSCAR コンパイラが対象としてきた OSCAR マルチコアアーキテクチャにベク トルアクセラレータを加えた,プラチナマルチコアアーキテクチャ用の自動並列化・最適化を可能とする コンパイルフローを提案する.提案コンパイルフローでは OSCAR コンパイラによるコンパイル後のベク トルアクセラレータのコード生成に LLVM を利用しており,その実装の詳細も述べる.手動ベクトル化を 行った主要カーネルに対してプラチナマルチコアシミュレータを用いて性能評価を行ったところ,1つの CPU コア及び1つのアクセラレータコアを使用した場合,1つの CPU コアのみによる実行と比較して行 列積で 20.06 倍,2DConvolution で 22.23 倍の性能向上が得られることが確かめられた.

1. はじめに

科学技術計算や画像処理,機械学習等の分野を始めとし て,アプリケーションの高速化及び低消費電力化が求めら れている.これらのアプリケーションの多くは高いデータ 並列性を含んでいるため,これを活用して高性能化を実現 するアクセラレータが利用されている.しかしアクセラ レータを有効に利用するためには,アクセラレータのアー キテクチャに適したプログラムやデータ配置の最適化,ホ ストとアクセラレータ間のデータ転送や同期などといった 操作の記述が必要となる.このような操作を手動で行うの は非常に困難であるため,アクセラレータを有効活用しつ つソフトウェアの生産性を向上させるために,コンパイラ によるこれらの自動化の実現が望まれる.

このような課題を解決するため,アクセラレータを利 用するアプリケーションの開発を容易にするコンパイラ や開発環境などが提案及び開発されてきた.NVIDIAの CUDA[1] では NVIDIA GPGPU[2] 向けの開発環境及び 各種高速ライブラリなどを公開しているが, GPGPU 向 けのプログラムを自作する場合は開発者がソースコード を CUDA C/C++言語で記述する必要がある. Chronos Group の OpenCL[3] では様々なヘテロジニアス環境に対 する並列プログラミングフレームワークを提供しており, 単一プログラムで複数の異なる CPU やアクセラレータ上 での実行が可能になるが,性能を引き出すためには対象 アーキテクチャに即したアプリケーションの最適化を行う 必要が存在する. OpenMP4.0[4] や OpenACC[5] ではディ レクティブベースによるアクセラレータに対するオフロー ド部の指定やデータ転送の指定が可能だが,オフロード部 やデータ転送部の指定,アクセラレータに適した最適化や データ転送のオーバーラップなどは開発者が行う必要が ある.

一方,筆者らは OSCAR 自動並列化コンパイラ[6] によっ て,マルチコアに対する自動並列化や自動電力削減,メモリ 配置最適化技術を開発してきた.さらに OSCAR API[7][8] ではヘテロジニアス環境に対する並列化・低消費電力化の ための指示文が用意され, OSCAR コンパイラによるアク

<sup>&</sup>lt;sup>1</sup> 早稲田大学

Waseda University.

<sup>&</sup>lt;sup>2</sup> オスカーテクノロジー株式会社 Oscar Technology Corporation.

セラレータを含めたタスクジューリングやデータ転送の 最適化などが可能であるが,アクセラレータ用プログラム の最適化はソフトウェア開発者が依然として行う必要が あった.

そこで,富士通の VP/VPP シリーズ [9][10] で開発され てきたベクトルプロセッサをベースに,組み込み用に短ベ クトル長に抑え低消費電力化を図ったアクセラレータを開 発し,我が国の産業界がベクトルプロセッサ用に蓄積して きた自動ベクトル化技術を OSCAR コンパイラに追加する ことによって,プロセッサ間の並列化及びアクセラレータ 用プログラムの最適化を自動化し,ソフトウェア生産性の 向上を目指す.

本稿では、OSCAR コンパイラが対象としてきた OSCAR マルチコアアーキテクチャ [11] にベクトルアクセラレー タを付与した、プラチナマルチコアアーキテクチャ用コン パイルフローを提案する、提案手法では、OSCAR コンパ イラによる自動並列化やメモリ最適化、ホストとアクセラ レータ間のデータ転送やアクセラレータ制御コードの挿 入に加えて、ベクトルアクセラレータ用プログラムの自動 ベクトル化を行う、加えて提案コンパイルフローではベク トルアクセラレータのコード生成部に対して LLVM[12] の バックエンドを利用しており、その実装の詳細についても 述べる、また手動ベクトル化した主要カーネルに対してプ ラチナマルチコアシミュレータ上で性能評価を行った結果 についても報告する、

以下2章では評価対象とするプラチナマルチコアアーキ テクチャ及びベクトルアクセラレータアーキテクチャにつ いて,3章ではベクトルアクセラレータに対するコンパイ ル手法について,4章では性能評価について,そして5章 ではまとめについて述べる.

2. プラチナマルチコアアーキテクチャ

本章では,本研究で対象とするプラチナマルチコアアー キテクチャ,及びアクセラレータとなるベクトルアクセラ レータについて述べる。

#### 2.1 プロセッサアーキテクチャ

プラチナマルチコアアーキテクチャは OSCAR マルチコ アアーキテクチャ [11] をベースとし,各プロセッサエレメ ント (PE)内にベクトルアクセラレータ (VA)を付与した アーキテクチャである.各 PE は相互接合網で接続され, プロセッサ外部には各 PE 間の共有データが格納される集 中共有メモリ (CSM)が接続される.PE は CPU とローカ ルデータメモリ (LDM),分散共有メモリ (DSM),データ 転送ユニット (DTU),そして VA で構成される.プラチナ マルチコアアーキテクチャ図を図1に示す.

LDM は基本的には自 PE 内のみがアクセスできる高速 なメモリであり,各 PE のプライベートなデータが格納さ



図 1 プラチナマルチコアアーキテクチャ図

れる.DSM は自 PE と他 PE の両方から同時アクセス可 能なメモリであり,タスク間のデータ転送や同期フラグ などの PE 間で授受されるべき共有データが格納される. DTU は CPU, VA と独立にデータ転送を行うことができ る DMA コントローラであり,タスク処理とデータ転送が オーバーラップ可能となっている.CSM は LDM や DSM に比べてアクセス時間が長いメモリだが,容量が大きくプ ログラム及びデータの全てが格納されている.プログラム 実行時には DTU あるいは CPU のデータ転送命令によっ て,タスク処理前に CSM から各 PE の LDM や DSM に転 送することにより,高速なメモリアクセスを実現すること ができる.VA はベクトル演算を搭載したアクセラレータ であり,各 PE に搭載され,PE 内の CPU によって起動さ れる.VA は LDM 及び DSM に対してのみアクセスする ことができ,CSM に直接アクセスすることはできない.

### 2.2 ベクトルアクセラレータアーキテクチャ

ベクトルアクセラレータ (VA) は,ベクトル演算によっ てデータ並列性の利用できるプログラムの高速・低消費電 力処理を目的とするアクセラレータである.本アクセラ レータは CPU 非依存に設計されており,任意のプロセッ サコアを CPU として使用することが可能となっている. VA にはベクトル演算器及びスカラ演算器が搭載されてお り,本評価では256bit 幅のベクトル演算器が搭載されてお う、本評価では256bit 幅のベクトル演算器が搭載されてい る.データレジスタはスカラ整数レジスタ (SR),スカラ 浮動小数点レジスタ (FR),ベクトルレジスタ (VR),マス クレジスタ (MR) で構成されている.VR の1エントリ当 たりのサイズは256Byte であり,8bit データの場合は256 エレメント,64bit データの場合は32 エレメントのデータ が搭載可能となっている.

各ベクトル命令は MR を指定することでマスク演算を行うことが可能であり,条件分岐がある場合でも簡単にベクトル化することが可能となっている.また MR のエントリ

0を指定すると、マスクを使用しないベクトル命令を実行 することが出来る、ベクトル長は可変となっており、プロ グラム中でベクトル長設定命令を実行することによって指 定することが可能となっている、ベクトル命令はチェイニ ングによってベクトル演算器間のパイプライン実行が可能 となっている、本ベクトルアクセラレータは組み込み用途 も想定しており、スーパーコンピュータ用の長いベクトル 長でも組み込み用の短いベクトル長でも高いスループット を実現することができる、

## 3. 提案するコンパイル手法

本章ではプラチナマルチコアに対して,OSCAR 自動並 列化コンパイラ [6] による自動ベクトル化及びアクセラレー タ用コード生成と,LLVM[12] による VA 用オブジェクト コード生成手法を提案する.本章で述べた VA のオブジェ クトコード生成手法に基づいて,LLVM のバックエンドに 対して VA 用ターゲットの実装を行った.

プラチナマルチコアに対するコンパイルフローは図2の ように, OSCAR 自動並列化コンパイラと, ホスト CPU 用ネイティブコンパイラ,及び VA 用ネイティブコンパイ ラとして使用する Clang/LLVM から構成される. OSCAR 自動並列化コンパイラでは 3.1 節に述べるように,逐次 C ソースコードを入力として自動並列化やメモリ最適化,ア クセラレータ制御コードの挿入に加えて自動ベクトル化 を行い, ホスト CPU 用並列化 C ソースコードと VA 用べ クトル化 C ソースコードを出力する.ホスト CPU 用コー ド並列化 C ソースコードは GCC や Clang などのホスト CPU 用ネイティブコンパイラによりコンパイルされ, ホ スト CPU 用オブジェクトコードが生成される. VA 用べ クトル化 C ソースコードは 3.2 節に述べるように, VA 用 コード生成を行うよう拡張された Clang/LLVM によって コンパイルされ, VA 用オブジェクトコードが生成される. 最後にホスト CPU 用のオブジェクトコードと VA 用のオ ブジェクトコードをリンクすることによって,最終的な実 行可能バイナリを生成する.

#### 3.1 OSCAR 自動並列化コンパイラ

OSCAR 自動並列化コンパイラでは逐次用 C ソースコー ドを入力とし,従来の並列化やデータローカライゼーショ ンのための解析やリストラクチャリングに加えて,ベクト ル化のための解析やリストラクチャリング,VA 実行部コー ドの分離,ホストとアクセラレータ間のデータ転送や同期 コードの挿入などを行う.

以下 VA 用コード生成に関わる点についてコンパイル の様子の詳細を述べる.まず OSCAR コンパイラでは VA 実行部の検出を行う.VA 実行部はループ並列性解析によ リベクトル化可能と解析されたループ,あるいは OSCAR API[7][8]のヒント指示文によって VA 実行部として指定さ



れたループが候補となる.次に VA 実行部に対して命令の ベクトル化,及びベクトル化された命令のオペランドをベ クトル変数に変換する.その後 VA 実行部の入力及び出力 変数を検出し,VA 実行部を入出力変数を引数とした関数 として切り出す.その後ホストとアクセラレータ間のデー タ転送操作と同期コードを挿入する.

プラチナマルチコア用のコンパイルフローにおける OS-CAR 自動並列化コンパイラの出力コードは,従来のホス ト CPU 用並列化 OSCAR API C ソースコードに加えて, VA 用ベクトル化 C ソースコードの2つとなる. VA 用ベ クトル化 C ソースコードでは,スカラ処理部は通常の C 言 語の文法で記述され,ベクトル処理部はベクトル命令に対 応した Intrinsic 関数の呼び出しの形式で記述される.

ベクトル加算を例とした時の入力逐次 C ソースコードイ メージを図3に,出力ベクトル化 C ソースコードイメージ を図4にそれぞれ示す.図4では,図3に示されている入 力 C ソースコードがベクトル化された結果,ベクトル長で ストリップマイニングされ,さらにその内部で VA のベク トル型の変数宣言と,それらをオペランドとしたベクトル 命令に対応する Intrinsic 関数の呼び出しが記述される.

これらのベクトル型や Intrinsic 関数はベクトル化 C ソースコード内で include されているヘッダファ イル内で宣言・定義する.ヘッダファイル内の宣 言・定義例を図5に示す.図5のようにベクトル型 は\_\_attribute\_((\_\_vector\_type\_\_()))) 宣言によるベクトル型 として定義する.これによって,LLVM-IRにおいて VectorTypeの変数として扱うことが可能となる.Intrinsic 関 数の定義は,基本演算かつマスク無しの演算の場合はベク トル型変数の演算として、複雑な演算やマスク有りの演算 の場合は演算は Builtin 関数の呼び出しとして記述する. LLVM-IR 上においては,これら Builtin 関数を対応した Intrinsic 関数へ変換することによってコード生成が可能となる。

図 3 入力逐次 C ソースコードイメージ

<pre>#include <ptintrin.h></ptintrin.h></pre>				
<pre>void vec_add(float* dst,</pre>				
const float* src0,				
const float* src1,				
int size)				
{				
<pre>int vr_size = 64;</pre>				
<pre>pvf v_dst, v_src0, v_src1;</pre>				
<pre>for (i=0; i<size; i+="vr_size)" pre="" {<=""></size;></pre>				
<pre>v_src0 = _pt_vld_f(&amp;src0[i]);</pre>				
v_src1 = _pt_vld_f(&src1[i]);				
<pre>v_dst = _pt_vadd_f(v_src0, v_src1);</pre>				
_pt_vst_f(v_dst, &dst[i]);				
}				
}				

図 4 出力ベクトル化 C ソースコードイメージ

typedef floatpvf				
attribute ((vector_size (2048)));				
<pre>staticinlinepvf</pre>				
attribute((always_inline,nodebug))				
_pt_vadd_f(pvfa,pvfb)				
{				
return (pvf)builtin_pt_vadd_f				
((pvf)a, (pvf)b);				

図 5 ベクトル型と Intrinsic 関数の定義コードイメージ

## 3.2 Clang/LLVM

VA のネイティブコンパイラとして,LLVM バックエン ドに VA のターゲットを拡張した Clang/LLVM を使用す る.Clang/LLVM では OSCAR コンパイラによって自動 ベクトル化されたベクトル化 C ソースコード,または手動 でベクトル化したベクトル化 C ソースコードを入力とし て,VA のオブジェクトコードを生成する.

Clang/LLVM における VA 用ベクトル化 C ソースコー ドのコンパイル方法の詳細を説明する.ベクトル化 C ソー スコードを入力として,フロントエンドの Clang[13] に よって LLVM の中間表現となる LLVM-IR に変換される. LLVM-IR においては,ベクトル化 C ソースコードにおけ るベクトル型の変数は VectorType として表現され,基本 演算かつマスク無しのベクトル演算の場合はベクトル型を オペランドにした命令として,複雑な演算やマスク有りの 演算の場合は Builtin 関数に対応した LLVM-IR Intrinsic 関数の呼び出しとして表現される.

マスク無し加算命令を LLVM-IR 及びアセンブリコード へと変換する例を図6に、マスク有り加算命令を LLVM-IR 及びアセンブラコードへ変換する例を図7にそれぞれ示す. 基本的なマスク無し演算の場合は、図6のように LLVM-IR 上では LLVM-IRの Opcodeを使用し、VectorTypeをオペ ランドとした命令として表現する.この場合、アセンブリ コード上ではマスクのオペランドにはマスク無しを指定す るため MR0 が割り当てられる.マスク有りの演算の場合 では、図7のように LLVM-IR上では Intrinsic 関数の呼び 出しとして表記し、MRの割り当てが適切に行われてアセ ンブリコードが出力される.これによりマスクを使用する などの複雑なベクトル演算に対しても適切にコンパイルを 行うことが可能となる.



図 6 マスク無し演算におけるコンパイル時のコード変換イメージ

256bit

1 clock cycle

1 clock cycle

60 clock cycle



図 7 マスク有り演算におけるコンパイル時のコード変換イメージ

## 4. 性能評価

本章では3章で提案したコンパイルフローのうち, VA のコード生成部をLLVMに拡張実装し,手動でベクトル化 を行った計算カーネルの性能をプラチナマルチコアシミュ レータ上で評価した結果について述べる.

## 4.1 評価環境

本評価で使用したプラチナマルチコアシミュレータの構 成を表1に示す.

CPU には SPARC v9 規格に準拠したプロセッサを使用 している.

VA はスカラ命令に関しては加減算ユニットと乗算ユ ニットがそれぞれ1本ずつ,ロードストアユニットが1本, ベクトル命令に関しては加減算ユニットと乗算ユニットが それぞれ1本ずつ,ロードストアユニットが2本存在し, シングル Issue の構成となっている.各種ベクトル演算ユ ニット及びロードストアユニットはチェイニングによる ベクトル命令間のパイプライン実行が可能となっている. 各種ベクトル演算器は64bit 演算器が4個並列に並んでい るため,単一クロックで256bit 幅の演算が可能となって いる.

各メモリのレイテンシは組み込み用途を意識し,LDM とDSM が1クロックサイクル,CSM が60クロックサイ クルとなっている.

上記評価環境のもとで評価対象の計算カーネルを GCC でコンパイルし1つの CPU コアのみで実行した場合と, 手動ベクトル化した計算カーネルを 3.2 節で述べた手法を 実装した Clang/LLVM でコンパイルし1つの CPU コア と1VA コアにおいて実行した場合の性能を比較する.使 用したコンパイラ情報を表2に示す.

## 4.2 評価プログラム

評価プログラムとして, DeepLearning を始め各種アプ

		Instruction Set	SPARC v9
	CPU	CPU L1 Cache Size	
		L2 Cache Size	512 KB
		Scalar Int/FP ADD/SUB Unit	1
	VA	Scalar Int/FP MUL Unit	1
		Scalar LOAD/STORE Unit	1
		Vector Int/FP ADD/SUB Unit	1
		Vector Int/FP MUL Unit	1
		Vector LOAD/STORE Unit	2

Vector Unit Width

LDM Latency

DSM Latency

CSM Latency

Memory

表 2	評価に使用したコンパイラ情報

Compiler	GCC	Clang/LLVM
Version	4.7.2	3.2
Option	-O3	-O2

リケーションにて頻出される計算カーネルである行列積と 2DConvolution を使用する.各評価プログラムのパラメー タを表3に示す.

行列積では入力及び出力配列のサイズは 256x256,デー タ型は単精度浮動小数点型としている.手動ベクトル化 コードでは,C=AxBにおける B 及び C の列の次元でベク トル化を行っている.

2DConvolution では入力及び出力配列のサイズは 256x256,カーネルサイズは3x3,データ型は単精度浮 動小数点型としている.手動ベクトル化コードでは入力及 び出力データのx次元でベクトル化を行っている.

どちらのプログラムにおいても,入力データは全て予め LDMに格納されている状態から評価を行う.

表 3 評価プログラムのパラメータ

衣 3 評価ノロクラムのハラメータ					
Matmul	Data Size	$256 \times 256$			
	Data Type	32bit Floating-point			
	Data Size	$256 \times 256$			
2DConv Kernel Size		3x3			
	Data Type	32bit Floating-point			

4.3 評価結果

プラチナマルチコアシミュレータ上で行列積を動作させた場合の性能評価結果を図8に,2DConvolutionを動作させた場合の性能評価結果を図9に示す.それぞれ縦軸は実行クロックサイクル数を示している.

行列積においては 1CPU 実行時では 20200 万サイクル なのに対して,1CPU+1VA 実行では 1007 万サイクルと なっており,CPU と VA が同一周波数であると仮定する と 20.06 倍の性能向上となっている.また 2DConvolution においては 1CPU 実行時では 676 万サイクルなのに対し

表 1 プラチナマルチコアシミュレータの構成

IPSJ SIG Technical Report



図 8 行列積の 1CPU 実行と 1CPU+1VA 実行における実行サイク ル数



図 9 2DConvolution の 1CPU 実行と 1CPU+1VA 実行における 実行サイクル数

て,1CPU+1VA 実行時では 30 万サイクルとなっており, 22.23 倍の性能向上となっている.

この結果より VA におけるベクトル実行によってプログ ラムの性能向上が可能であり, さらにベクトル化 C ソース コードから LLVM によって VA 用オブジェクトコードの 生成が可能であることが確認できた.

## 5. まとめ

本稿では組み込み用途から科学技術計算までの高速化 と低消費電力化を目指し, OSCAR マルチコアアーキテク チャにスーパーコンピュータで利用されてきたベクトルア クセラレータを付与したプラチナマルチコアアーキテク チャを対象として自動並列化・最適化を行うコンパイルフ ローを提案した.本コンパイルフローでは,OSCAR 自動 並列化コンパイラにおいて自動並列化やメモリ最適化に 加えて自動ベクトル化,アクセラレータの制御やホストと アクセラレータ間のデータ転送の自動挿入を行う.さらに LLVM を用いて, OSCAR コンパイラによって生成された ベクトル化 С ソースコードからベクトルアクセラレータの オブジェクトコードを生成する.本手法のうちベクトルア クセラレータのコード生成部を LLVM に拡張実装し,手動 ベクトル化したプログラムをコンパイルしプラチナマルチ コアシミュレータ上で評価を行った結果,1つの CPU コア 及び1つのアクセラレータコア上での実行において,1つの CPU コア実行に対して行列積で 20.06 倍, 2DConvolution で 22.23 倍の性能向上が得られた.また,本手法によって ベクトル化 C ソースコードからベクトルアクセラレータの オブジェクトコード生成が可能であることが確認された.

## 謝辞

本研究の一部は科研費基盤研究 (C)15K00085 の助成に より行われた.

#### 参考文献

- [1] NVIDIACorporation: CUDA Zone.
- [2] Luebke, D., Harris, M., Govindaraju, N., Lefohn, A., Houston, M., Owens, J., Segal, M., Papakipos, M. and Buck, I.: GPGPU: General-purpose computation on graphics hardware, SC '06 Proceedings of the 2006 ACM/IEEE conference on Supercomputing Article (2006).
- $[3] \qquad {\rm KhronosGroup:} \ OpenCL.$
- [4] OpenMP.org: OpenMP.
- [5] OpenACC-standard.org: OpenACC.
- [6] Kasahara, H., Honda, H., Mogi, A., Ogura, A., Fujiwara, K. and Narita, S.: A multi-grain parallelizing compilation scheme for OSCAR (optimally scheduled advanced multiprocessor), *Fourth International Workshop Santa Clara* (1991).
- [7] 林明宏,和田康孝,渡辺岳志, 関口威,間瀬正啓, 白子準,木村啓二,笠原博徳:ヘテロジニアスマルチコ ア向けソフトウェア開発フレームワーク及び API,情報 処理学会論文誌コンピューティングシステム (ACS36), Vol. 5, No. 1, pp. 68–79 (2011).
- [8] Kimura, K., lvarez Cecilia, G., Hayashi, A., Mikami, H., Shimaoka, M., Shirako, J. and Kasahara, H.: OSCAR API v2.1: Extensions for an Advanced Accelerator Control Scheme to a Low-Power Multicore API, 7th Workshop on Compilers for Parallel Computing (CPC2013) (2013).
- [9] Tamura, H., Kamiya, S. and Ishigaki, T.: FACOM VP-100/200: Supercomputers with ease of use, *Parallel Computing* (1985).
- [10] Miura, K., Takamura, M., Sakamoto, Y. and Okada, S.: Overview of the Fujitsu VPP500 supercomputer, *Compcon Spring '93, Digest of Papers.* (1993).
- [11] Kimura, K., Wada, Y., Nakano, H., Kodaka, T., Shirako, J., Ishizaka, K. and Kasahara, H.: Multigrain Parallel Processing on Compiler Cooperative Chip Multiprocessor, Proc. of 9th Workshop on Interaction between Compilers and Computer Architectures (INTERACT-9) (2005).
- [12] llvm.org: The LLVM Compiler Infrastructure.
- [13] llvm.org: clang: a C language family frontend for LLVM.