

## 論理設計ツールとの連携を考慮した CPU 作成支援ツールの開発

福田純<sup>†</sup> 中村保之<sup>‡</sup> 西田誠幸<sup>‡‡</sup>拓殖大学工学研究科<sup>†</sup> 拓殖大学工学部情報工学科<sup>‡,‡‡</sup>

## 1. はじめに

既存の論理設計ツールの 1 つに TkGate[1] がある。TkGate とは tcl/tk に対応した論理回路シミュレータとエディタ機能を持つ。このツールは論理回路や CPU の学習に利用されている。

本稿では、論理設計ツールとの連携を考慮した CPU 作成支援ツールの開発について述べる。本研究では、利用者が書いた CPU の仕様をもとに TkGate と連携し、仮想的な CPU の作成を目的とする。そこで、本学で使用している Mkit[2] と他大学で教育用に使用されている KUE-CHIP2[3]、KITE[4] の CPU 作成を最低限サポートする。

## 2. 論理設計シミュレータ

論理回路シミュレータおよび、エディタ機能を持つ TkGate という既存の論理回路設計ツールを使用する。TkGate では、論理ゲート、フリップフロップなどの多くの基本素子が用意されている。また、ユーザモジュールによる段階的設計の機能を持っている。TkGate は設計した回路を Verilog HDL に類似の書式で記録する。

本ツールでは TkGate で、機能回路のレイアウト (入出力ワイヤの接続相手、機能回路の配置) の決定と、作成した回路のシミュレーションを行う。

## 3. 設計方針

本ツールでは、命令セット (命令名、命令形式、モニター、動作など)、機能回路の名前や属性 (組合せ回路や順路回路といった回路の種類、入出力の指定など)、機能回路のレイアウト (入出力ワイヤの接続相手、機能回路の配置)、制御回路のタイムチャートを入力とする。

また、1)仕様記述から RTL 記述ファイルの作成、2)TkGate と連携 3)GUI を用いた仕様の入力ができる機能を持たせる。

## 4. ツールの概要

本ツールの概要を図 1 に示す。本ツールでは、利用者が書いた仕様をもとに RTL 記述ファイルを生成し、TkGate を起動する。TkGate は、機能回路のレイアウトの決定と、作成した回路のシミュレーションを行う。

また、利用者が書いた仕様はファイルとして保存することができる。仮想 CPU 完成後の仕様の変更は、このファイルを使い行う。仕様ファイルは、記述した仕様の項目ごとにテキスト形式で記録している。

本ツールでは、RTL 記述ファイルの生成方法にテンプレートファイルを用いる方法と論理合成を用いる方法の 2 つの方法で実現する。

テンプレートファイルを用いるのは、ゲートに接続する配線数やビット数を変更するだけで作成できる回路である。論理合成は回路の構成が仕様によって異なる機能回路、制御回路、デコーダ、フラグレジスタ、インストラクションレジスタ、ALU を作成する場合に用いる。

## 5. CPU 学習の提案

本ツールと TkGate との連携によって次の学習方法が考えられる。すなわち、1)CPU の作成の教材として使うことが考えられる。この場合、教授者が学習者に CPU の仕様を与え、学習者が本ツールを用いて仮想的に CPU の作成を行う。2)CPU の動作や構成の学習する場合、実行中の CPU を流れるデータの観測し、学習者の知識や理解を深める演習がある。そこで、TkGate にある機能の 1 つ、LED を用いて実現ができる。3)教授者や学習者が CPU の仕様を考え、それを本ツールを使い書き、独自の仮想的な CPU を作成ができる。

Development of a Virtual CPU Design Tool Related with a Logic Circuit Design Tool

<sup>†</sup>Jun FUKUDA (y5m317@cs.takushoku-u.ac.jp)

<sup>‡</sup>Yasu NAKAMURA (r28461@cs.takushoku-u.ac.jp)

<sup>‡‡</sup>Seikou NISHITA (snishita@cs.takushoku-u.ac.jp)

<sup>†‡</sup>Dept. of Computer Science, Faculty of Engineering, Takushoku University




図 1: ツールの概要

## 6. 作成結果と考察

本ツールで、他大学で多く使われている KITE, KUE-CHIP2 と本学で使用している Mkit を作成した。3つの回路の作成にかかった時間を表 1 に示す。時間にばらつきがあるのは、入力する仕様の項目数に関係している。

KUE-CHIP2 や KITE は、命令形式が複数あり、入力する命令セットの数が増えたために手間がかかった。

機能回路のレイアウトと制御回路のタイムチャート入力にも大きな手間がかかった。どちらも作業が細かく、設定する項目も多かったため、入力ミスなどの原因で作業時間が大幅にかかった。

本ツールを使わない場合には、各機能回路の内部まで論理設計をする必要がある。しかし、本ツールを用いれば仕様入力と機能回路のレイアウトだけで済むので、すべて作成する場合に比べると作成時間は大幅に削減できる。

表 1: 本ツールを用いた CPU の作成時間

CPU	命令数 (命令形式数)	作成時間 (h)
Mkit	13(1)	3.5
KUE-CHIP2	40(5)	12
KITE	31(4)	8

## 7. おわりに

本稿では、論理設計ツールとの連携を考慮した CPU 作成支援ツールの開発について述べた。このツールでは、CPU の仕様を入力し、TkGate を用いて仮想的な CPU が作成できる。本ツールを用いて Mkit, KUE-CHIP2, KITE の 3 つの CPU について作成し、TkGate 上で動作確認をした。本ツールを用いることで、利用者は論理設計を省くことができ、仮想的に CPU を作成する時間を大幅に削減できる。本ツールの問題点として、タイムチャートの記述や機能回路のレイアウトの複雑さが挙げられる。

今後の課題として、タイムチャートの入力や機能回路のレイアウトの改善が挙げられる。これらは、設定する項目も多く、入力ミスが多々あったので入力する方法を工夫する必要がある。

## 参考文献

- [1] TkGate  
<http://www.tkgate.org/>
- [2] 村上国男, 石川 勉「コンピュータ理解のための論理回路入門」7章, pp.125-179, 共立出版, 1996.
- [3] 越智裕之, 澤田宏, 岡田和久, 上嶋明, 榎原弘之, 濱口清治, 安浦寛人:” 計算機工学・集積回路工学教育用マイクロプロセッサ KUE-CHIP2” 情報処理学会研究報告, ARC96-14, [1992]
- [4] 末吉敏則, 田中康一郎, 栄村英智:” 再構成可能な論理 LSI を用いた教育用マイクロプロセッサ: KITE”, 情報処理学会研究報告, ARC-96-15, [1992]