

## CRT ディスプレイ制御用 LSI のアーキテクチャ†

浜田長晴† 岩村将弘†  
久保木茂雄† 山田新一†

計算機システムにおける最も有効なマン・マシン・コミュニケーション手段として CRT ディスプレイが広く使われている。ところが、使用目的や操作者のレベルによって異なった仕様のディスプレイが要求される場合が多い。このような要求に対する効果的な解決策としてマイクロプロセッサの利用が進展しつつあるが処理速度の面で不十分であり、プログラム制御できない部分が多い。

本論文ではリフレッシュ・メモリのアクセス方式のちがいによるマイクロプロセッサの処理能力の差を、単位時間当たりに利用可能なマシンサイクル数として評価している。その結果、リフレッシュ・メモリをデュアルポート構成にし、マイクロプロセッサからのアクセスと表示のためのアクセスとを互いに独立に行えるよう制御する分離バス方式がすぐれていることを定量的に示した。このような分離バス方式に適した表示制御回路として、種々の表示パラメータをマイクロプロセッサから設定できる LSI を提案し、その構成と機能についても述べている。

### 1. まえがき

CRT ディスプレイは計算機システムにおける最も有効なマン・マシン・コミュニケーション手段として広く普及している。なかでもラスター・スキャン方式 (TV 受像機と同じ偏向方式) の表示部とマイクロプロセッサによる制御部を有するものが主流となりつつある<sup>1)</sup>。

ところが、座席予約、生産管理、電力系統制御などディスプレイが使用されるシステムによって、あるいは設置場所の環境や操作者のレベルによって、異なった仕様のディスプレイが要求される<sup>2)</sup>。このため、ハードウェアの標準化が困難で、要求が異なるたびに設計製作のやり直しを必要とし生産性が損なわれている。これを解決するひとつの手段としてマイクロプロセッサによるプログラム制御が導入されているが、これで標準化できる範囲は伝送制御、画面制御などの部分に限られている。しかも、例えば画面制御における消去、挿入、削除などのように、多量のデータ処理が必要な場合は、プログラム処理だけでは時間が長くなるので、特別なハードウェアを附加して処理時間の短縮をはかることが多い。

また、マイクロプロセッサを中心とする制御部の LSI 化が進展するにともなって、文字フォントのドッ

ト構成、表示文字数、偏向周波数などプログラム制御で対処できない各種のパラメータを制御している部分のハードウェア量の比率が高まってきている。従って、このような回路をいかに標準化するかが CRT ディスプレイのコスト・パフォーマンス向上の鍵となっている。

このため、筆者らはマイクロプロセッサがその処理能力を最大限に発揮できると同時に CRT ディスプレイ特有の制御回路を可能な限り汎用化した標準的なアーキテクチャを確立し、その中心となる部分に使用する新しい LSI を開発した。

### 2. CRT ディスプレイの概要

#### 2.1 一般的な構成

図 1 にマイクロプロセッサを中心とする一般的な CRT ディスプレイのブロック図を示す。

インターフェース・アダプタは通信回線またはチャネルを介してホスト計算機とデータの授受を行う。

入出力アダプタはキーボード、ライトペン、プリンタなどの入出力機器を制御する。

マイクロプロセッサおよびプログラム・メモリはインターフェース・アダプタや入出力アダプタからの処理要求に対し、リフレッシュ・メモリ内のデータの入れ替えや入出力手順の監視などディスプレイとして必要なすべてのデータ処理を行う。

リフレッシュ・メモリは少なくとも 1 画面分の表示データを記憶し、タイミング発生回路のラスター・スキャンに同期して周期的に読み出される。

† An Architecture of LSI for CRT Display Controller by NAGAHARU HAMADA, MASAHIRO IWAMURA, SHIGEO KUBOKI, and SHINICHI YAMADA (Hitachi Research Lab. of Hitachi Ltd.).

† (株)日立製作所日立研究所




図 1 マイクロプロセッサ制御による CRT ディスプレイ装置の構成例

Fig. 1 Block Diagram of micro-processor controlled CRT display terminal.

映像信号発生回路は読み出されたデータから文字あるいは画素を表わす映像信号に変換すると同時に、必要に応じてカラー、点滅、輝度などの制御を行った後 CRT 上に可視像として映出す。

## 2.2 アーキテクチャ上の問題点

表示文字数の少ない簡単な問合せ応答用ディスプレイから複雑な图形を表示できる高機能ディスプレイまでを、標準的な構成のハードウェアで実現するためには下記のような問題点を解決しなければならない。

### 1) 多量のデータを効率よく処理すること。

高機能ディスプレイでは表示文字ごとに色、明るさ、大きさなどが制御できることが要求されるため、図 2 に示すようにディスプレイ内部では 1 文字を 2 バイトで表わしている場合が多い<sup>3)</sup>。これは、バイト単位の処理を前提にしたマイクロプロセッサにとって、処理すべきデータ量が倍になったに等しく、表示文字数が増えるほど処理時間が長くなる。

従って、このような複数バイトのデータ処理が容易で、しかもマイクロプロセッサの処理能力が最大限に発揮できるアーキテクチャとする必要がある。このためには、多量のデータが格納されているリフレッシュ

メモリのアクセス制御方式の選定が重要なファクタとなる<sup>4)</sup>。

### 2) 表示フォーマットの多様化に対応できること。

文字のドット構成は 7×5 または 9×7 が一般的であるが、图形や漢字など複雑なフォントが必要な場合はさらに多くのドットが要求される。

また、画面の行、列の文字数も 16 行×40 字や 24 行×80 字が一般的であるが、さらに多くの表示文字数を要求されることもある。

一方、ラスター・スキャンのための偏向周波数は、標準 TV 方式が一般的であるが、上記のようなドット数や文字数の高密度化のためには高速偏向が必要となる。このような場合、偏向系を制御する各種のパラメータ（偏向周波数、同期信号の位置やパルス幅など）は表示部によって異なったものになる。

従って、このような表示フォーマットの多様化に対応できるアーキテクチャとしなければならない。このためには、表示フォーマットを規定するパラメータをできるだけ多種類かつ広範囲に設定できるタイミング発生回路が必要である。

## 3. リフレッシュ・メモリ制御方式

リフレッシュ・メモリ (RFM) は表示すべきデータを書き込んだり、表示されているデータを修正したりするためのマイクロプロセッサ (MPU) からランダムに発生するアクセスと、表示画面を映出するための周期的に発生するアクセスの 2 種類のアクセスに応答しなければならない。

図 3 にリフレッシュ・メモリの代表的なアクセス方式を示す。

### 3.1 共通バス方式

共通バス方式は、RFM から MPU のシステムバスを介してダイレクト・メモリ・アクセス制御回路 (DMAC) の制御のもとに 2 行分のライン・バッファ (LBF) へ交互に表示データを転送することによって画面のリフレッシュを行う方式である。この方式は、構成が比較的単純で制御が容易であるが、DMA 転送のたびに MPU の処理動作が中断されてしまう。すなわち、1 行分の表示が終了するたびにタイミング制御回路 (TMG) から DMAC へ次行のデータに対する転送要求が生じ、これによって MPU に転送要求割込を発生する。MPU は図 4 に示すような割込み処理ルーチンを介してリフレッシュ処理ルーチンを起動し転送許可を DMAC に与える。すると DMAC は、




図 2 ディスプレイ装置内のワードフォーマット例

Fig. 2 Internal word format of CRT display.




図3 リフレッシュ・メモリのアクセス方法  
Fig. 3 Access method of refresh memory.

1行分のデータ転送を実行し、終了後バスを解放する。このような場合、MPU の処理能力  $\rho$  を単位時間当たりの利用可能なマシンサイクル数で表わすと次式のようになる。

$$\rho = \frac{1}{T_{MPU}} \left\{ 1 - \frac{(T_{OVH} + mT_{TFR}) \times n}{0.8 \times T_F} \right\} \quad (1)$$

ここで、 $T_{MPU}$  は MPU のマシンサイクルタイム、 $n$  は 1 画面の表示文字数、 $m$  は 1 行の表示文字数すなわち 1 回の DMA で転送されるデータ数、 $T_{OVH}$  は転送要求割込に対する MPU のオーバヘッド、 $T_{TFR}$




図4 リフレッシュ用 DMA 制御ルーチンの例  
Fig. 4 Example of DMA control routine.




図5 共通バス方式としたときのマイクロプロセッサの処理能力  
Fig. 5 Processing ability of micro processor unit with common bus structure.

は DMA 転送時の 1 データの転送時間、 $T_F$  は 1 画面の表示時間で通常その 80% が有効画面である。

$m=80$  文字/行、 $T_F=16.7$  ms (60 画面/秒) とし  $T_{OVH}$ 、 $T_{TFR}$  をパラメータにして表示文字数  $n$  と MPU の処理能力  $\rho$  の関係を図示すると図5 のようになる

通常の場合、 $T_{OVH}$  が数 100 μs、 $T_{TFR}$  が数 μs/バイトなので 4000 文字以上になると MPU はその処理能力の半分も発揮できることになる。

### 3.2 分離バス方式

上述のような MPU の処理能力の低下をさけるためには、画面のリフレッシュ中でも MPU が動けるようにした分離バス方式が考えられる。

図3 (b) の分離バス方式 1 は、MPU からのアクセスとリフレッシュのためのアクセスをマルチプレクサ MPX で分離し、DMA 転送中でも MPU がバスを使用できるようにしたものである。この方式では、MPU の処理能力の低下は  $T_{OVH}$  の分だけとなり大幅に改善されるが、MPX を設けたにもかかわらず DMAC や LBF なども必要でありハードウェアの量が多く標準化しにくい。

図3 (c) の分離バス方式 2 は、DMAC と LBF による行単位のリフレッシュのかわりに、RFM 自体の高速化と 1 語分のデータ・バッファ (DBF) とによって文字表示のタイミング以下の高速時分割アクセスを用いて RFM から直接表示データを読み出そうとするものである。この時分割制御方式は、同期方式と非同期方式に分けられる。一方、CRT ディスプレイでは表示フォーマットがきまると 1 文字表示時間  $T_{DISP}$  は




図 6 リフレッシュ・メモリの時分割アクセス例  
Fig. 6 Example of time multiplexing for accessing refresh memory.

$T_{\text{DISP}} = \alpha \times T_{\text{H}}/m$  ( $\alpha$  は 1 ラスタ上の有効表示時間をきめる係数で普通は 0.8 前後,  $T_{\text{H}}$  は 1 ラスタの水平走査時間,  $m$  は 1 行の表示文字数) のように自動的にきまってしまうので、表示画面を乱さないためには、この時間間隔での RFM のアクセスを最優先としなければならない。

同期式とは 1 文字表示時間  $T_{\text{DISP}}$  と MPU のマシン・クロック  $T_{\text{MPU}}$  とを同期して動作させる方式であり、非同期式とは両者を全くフリーに動作させる方式である。それぞれの時分割制御タイミングの例を図 6 に示す。 $T_{\text{DISP}}$  と  $T_{\text{MPU}}$  の大小関係により  $T_{\text{MPU}}$  の時間を延ばしたり、RFM のアクセスに待ちを生じたりするため MPU の処理能力に若干の差異が生じる。

### 1) 同期式の場合

$T_{\text{DISP}} < 2T_{\text{MPU}}$  であれば、 $iT_{\text{DISP}} = \beta T_{\text{MPU}}$  ( $i$  は整数,  $\beta$  は  $T_{\text{MPU}}$  の延長系数で 1 以上 2 未満) となるように  $i$  と  $\beta$  を定められる。すなわち  $i$  文字表示する間に  $i$  回の表示データの読み出しと 1 回の MPU からのアクセスが可能なように時分割制御する。このようにすると、MPU からのアクセスに対し待ちは生じないが処理能力  $\rho_{s1}$  は下記のようになる。

$$\rho_{s1} = \frac{1}{\beta T_{\text{MPU}}} \quad (2)$$

$T_{\text{DISP}} > 2T_{\text{MPU}}$  であれば、 $T_{\text{DISP}} = j\beta T_{\text{MPU}}$  ( $j$  は整数,  $\beta$  は 1 以上 2 未満) となるように  $j$  と  $\beta$  を定められる。すなわち 1 文字を表示する間に  $j$  回アクセスしその中の 1 回で表示用データを読み出し、残りの  $j-1$  回は MPU からのアクセスを実行できるよう時分

割制御する。このようにすると  $T_{\text{MPU}}$  が  $\beta$  倍になると同時に  $k \times 1/j$  の確率 ( $k$  は MPU が RFM をアクセスする頻度) で待ちが生じるため処理能力  $\rho_{s2}$  は下記のようになる。

$$\rho_{s2} = \frac{1}{\beta T_{\text{MPU}}} \left( 1 - k \times \frac{1}{j} \right) \quad (3)$$

### 2) 非同期式の場合

$T_{\text{DISP}} < 2T_{\text{MPU}}$  であれば、同期式の場合と同様に  $iT_{\text{DISP}} = \beta T_{\text{MPU}}$  なる  $i$ ,  $\beta$  に対し、 $T_{\text{MPU}}$  の後縁が  $iT_{\text{DISP}}$  の後縁から  $T_{\text{MPU}}$  時間内に入る確率は  $1/\beta$  となる。このとき、MPU は RFM のアクセスに対し、1 サイクルの待ちが必要となる。残りの時間内に  $T_{\text{MPU}}$  の後縁が入る確率は  $1 - 1/\beta$  であり、このとき 2 サイクルの待ちが生じる。従って MPU の処理能力  $\rho_{a1}$  は下記のようになる。

$$\begin{aligned} \rho_{a1} &= \frac{1}{T_{\text{MPU}}} \left\{ 1 - 1 \times k \times \frac{1}{\beta} - 2 \times k \times \left( 1 - \frac{1}{\beta} \right) \right\} \\ &= \frac{1}{T_{\text{MPU}}} \left\{ 1 - k \left( 2 - \frac{1}{\beta} \right) \right\} \end{aligned} \quad (4)$$

$T_{\text{DISP}} > 2T_{\text{MPU}}$  であれば、 $T_{\text{DISP}} = j\beta T_{\text{MPU}}$  なる  $j$ ,  $\beta$  に対し、 $j\beta$  回の RFM アクセス ( $j \geq 2$ ) のうち 1 回を表示用とし、残りの  $j\beta - 1$  回を MPU 用とすることができる。しかし、両アクセスの競合をさけるためには、 $j\beta \geq 3$  とし、表示用アクセスの直前 1 サイクルは MPU からのアクセスを禁止すると制御回路が簡略になる。このような場合、それぞれ  $1/j\beta$  の確率で 1 サイクルあるいは 2 サイクルの待ちが生じ、残りの  $(1 - (2/j\beta))$  の確率では全然待ちを生じることなくアクセスできる。従って、このときの MPU の

処理能力  $\rho_{A2}$  は下記のようになる。

$$\begin{aligned}\rho_{A2} &= \frac{1}{T_{MPU}} \left( 1 - 1 \times k \times \frac{1}{j\beta} - 2 \times k \times \frac{1}{j\beta} \right) \\ &= \frac{1}{T_{MPU}} \left( 1 - \frac{3}{j\beta} k \right)\end{aligned}\quad (5)$$

上記の式(2)～(5)で表わされる MPU の処理能力の変化を延長係数  $\beta$  とともに示したもののが図 7 である。この図では、MPU が RFM をアクセスする最悪頻度として  $k=0.1$  の場合を示している。このように高頻度のアクセスが生じるのは全画面の消去、挿入、削除など多量のデータの入れ替えが必要な場合に限られる。通常のアクセス頻度はこれより桁違いに低く、非同期式の場合にはほとんど処理能力が低下しないといえる。

また、非同期式にしておくと MPU の高速化や表示フォーマットの変更に対応しやすい。

ところが、非同期式の時分割制御のためには、同期式に比べほぼ倍の量のハードウェアが必要となる。

従って、 $\beta < 1.1$  のような時分割が可能であるか、ハードウェア優先の簡易形ディスプレイに対しては同期式が適しており、将来の拡張性も含めて、高機能形ディスプレイには非同期方式が適している。

分離バス方式には、リフレッシュ・メモリのワード・フォーマットの自由度が大きく、複数バイト処理に適したハードウェア・サポートを付加しやすいという利点もある。




図 7 分離バス方式としたときのマイクロプロセッサの処理能力

Fig. 7 Processing ability of micro processor unit with separate bus structure.

#### 4. CRT ディスプレイ制御用 LSI

分離バス方式のアーキテクチャを前提にし、表示フォーマットの多様化に対応する手段としてタイミング制御回路を中心とした CRT ディスプレイ制御用の専用 LSI を開発した。

##### 4.1 LSI の構成

図 8 に開発した LSI のブロック図を示す。

すなはち、この LSI は、MPU とのインターフェースを制御する R/W 制御回路、各種制御パラメータを保持する制御レジスタ群およびこれらの設定値に従って制御信号を発生する制御回路群からなっている。

水平タイミング制御回路は、1 文字表示単位の文字クロックを受け、水平制御レジスタに設定されたパラメータに従って水平同期信号を発生する。

垂直タイミング制御回路は、水平タイミング制御回路からの 1 ラスタ終了信号を受け、垂直制御レジスタに設定されたパラメータに従ってラスタアドレスおよび垂直同期信号を出力する。

表示アドレス制御回路は、水平タイミングおよび垂直タイミングと同期して動作し、表示制御レジスタに設定されたパラメータに従って、リフレッシュ・メモリをアクセスするための表示アドレス、カーソル位置を示すカーソル表示信号、画面上の表示位置を規定する帰線消去信号を出力すると同時に、ライトペン検出信号に応じてそのときの表示アドレスを保持する。

表 1 にこの LSI の中に設定可能なパラメータの種類と、設定値の設定単位およびその設定範囲（ビット数）を示す。

##### 4.2 LSI の特長

図 8 に示すような構成とし、かつ表 1 に示すようなプログラマビリティを付与したことによって、今回開発した LSI は下記のような特長を有している。

1) 分離バス方式を前提にし、それに適した表示ア




図 8 CRT ディスプレイ制御用 LSI の構成

Fig. 8 Block diagram of CRT control LSI.

表 1 CRT ディスプレイ制御用 LSI で制御できる項目  
Table 1 Programmable items of CRT control LSI.

	プログラマブルな項目	設定単位	ビット数	備考
水平タイミング	水平掃引時間	文字	8	
	水平同期信号位置	"	8	
	水平同期信号幅	"	4	
垂直タイミング	垂直掃引時間	行+ラスタ	7+5	
	垂直同期信号位置	行	7	
	1行のラスタ数	ラスタ	5	
	インターレース・モード	3種類	2	
画面フォーマット	水平表示文字数	文字	8	最大 255 文字/行
	垂直表示行数	行	7	最大 127 行/画面
	リフレッシュ・スタートアドレス	文字	14	
その他の機能	カーソルアドレス	文字	14	
	カーソル表示・モード	3種類+形状	12	点滅周期、表示可否、etc.
	ライトペン検出アドレス	文字	14	

ドレス出力を有しているので、MPU の処理能力を最大限に発揮できる。

2) ラスタ・スキャン形ディスプレイに必要なほとんどすべてのパラメータを MPU から設定できるので、ハードウェアの標準化が容易になる。

3) 表示アドレスとして 14 ビットのリニア・アドレスされた出力を有し、しかもそのスタートアドレスを容易に変更できるので、MPU のメモリ空間の任意の位置に効率よくリフレッシュ・メモリを配置できる。また、スタートアドレスの変更だけで画面の切り換えや上下移動などの表示機能を実現できる。

4) カーソル表示やライトペン関係などディスプレイに不可欠な周辺機能を内蔵し、また従来必要としたラインバッファや DMA 制御回路が不要となるのでハードウェア量を削減できる。

5) 従来の TTL IC 約 100 個分に相当する機能を 1 チップ上に集積しているので、実装スペース、消費

電力の減少と信頼性の向上が期待できる。

## 5. むすび

以上、CRT ディスプレイの標準的なアーキテクチャとして、マイクロプロセッサの処理能力を重視した分離バス方式と、この方式に好適でしかもタイミング制御回路の汎用性を実現する新しい LSI について述べた。

分離バス方式では、リフレッシュ・メモリの時分割制御方式が重要であり、これについて、

1) 1 文字表示時間とマイクロプロセッサのマシンクロックとの比が 1.1 以下であれば同期方式が最適である。

2) それ以外の場合は非同期方式がすぐれていることを明確にした。

終りに、本研究に関し御指導いただいた京都大学工学部長尾真教授、(株)日立製作所日立研究所川本幸雄博士および本研究の製品化に多大の御助力をいただいた(株)日立製作所武藏工場、同神奈川工場、同大みか工場の関係者各位に深く感謝いたします。

## 参考文献

- Cropper, L. C., et al.: Microprocessors in CRT Terminals, Computer, Vol. 7, No. 8, pp. 48-53 (1974).
- 桑原 洋ほか: プロセスディスプレイ装置、日立評論, Vol. 59, No. 2, pp. 15-19 (1977).
- 浜田長晴ほか: 高密度プロセス・カラー・ディスプレイ装置、日立評論, Vol. 58, No. 4, pp. 53-58 (1976).
- Gray, M. T.: Microprocessors in CRT Terminals Applications, Computer, Vol. 8, No. 10, pp. 53-59 (1975).

(昭和 53 年 4 月 14 日受付)

(昭和 53 年 10 月 16 日採録)