

並列グローバル・ルータ[†]

浅野 哲夫^{††}

最近の VLSI 技術の進歩は、 SIMD マシンあるいはセルラーオートマトンなどの並列計算マシンを数チップの VLSI により実現することを可能にした。画像処理の分野などでは、すでにこれらのチップを用いたシステムが開発されている。配線設計の分野でも、迷路法における波の拡張を並列に行うハードウェア・ルータが提案されているが、全ての配線経路を同時に探索するという並列型ルータは Soukup のグローバル・ルータのみであろう。しかしながら、グローバル・ルータを上記の並列マシン上で実現しようとするとき、種々の解決しなければならない問題がある。すなわち、Soukup の方法ではネットを全ての接続ピンを含む連結領域としてのみ捉えているが、この方法では領域の連結性判定を並列化することは不可能であることが示せる。本論文では、同一ネットに属するピンを含む複数の領域が接触したとき、それらの領域を統合すると同時に仮の配線経路を求めておけば、領域の連結性判定を並列化できることを示す。その他、仮の配線経路を求める手続きなどについても具体的な並列アルゴリズムを示す。

1. まえがき

近年の LSI 技術の進歩は著しく、従来は机上の理論にすぎなかった SIMD タイプのアレイプロセッサやセルラーオートマトンなどの並列計算マシンが現実に VLSI のチップとして設計できるようになった。青木らによるプロセッサアレイ方式のアソシアティブアレイプロセッサ¹⁾や、Blank らによる同様のプロセッサアレイ (SAM, Synchronous Active Memory)²⁾などがその例である。とくに、Blank らの SAM は設計自動化の分野における幾つかの問題、たとえば配線経路探索問題や設計ルールチェックなどに適用するために設計され、具体的なプログラムも示されている。そのほかにも Breuer と Shamsa³⁾は、迷路法における波の拡張を並列に行う専用チップを提案している。しかしながらこれらの方法も、各ネットに対する配線経路を順次に求めていくという意味においては逐次処理方式であるといえよう。これに対して、Soukup が提案したグローバル・ルータ^{4), 5)}は、全てのピンの位置から同時に経路探索の波を発生させることにより全ての配線経路を同時に求めようとするものであり、並列型ルータということができる。Soukup のグローバル・ルータは、全ての配線経路を同時に探索する GR 1 と、残された未結線ネットに対して個別に経路探索を行う GR 2 から成る。いずれも並列アルゴリズム風に記述されているが、上記の並列マシン上で実現しよ

うとすると、解決しなければならない問題がいくつかある。本論文では、GR 1/2 のうち並列化の効果が大きいと思われる GR 1 についてのみ考察する。GR 2 についても同様の方法で実現することは可能であろうが、本来が逐次処理的な性格をもつため並列化のメリットは比較的少ないと考えられる。

Soukup の方法ではネットを全ての接続ピンを含む連結領域としてのみ捉えているが、その方法では領域の連結性判定を並列化することは不可能である。この判定は領域の拡張のつど行わなければならないため、このままでは能率のよい並列アルゴリズムは得られない。本論文では、同一ネットに属するピンを含む複数の領域が接触したとき、それらの領域を統合すると同時に仮の配線経路を求めておけば、領域の連結性判定を並列化できることを示す。その他、仮の配線経路を求める手続きなどについても具体的なアルゴリズムを示す。

2. グローバル・ルータとその変形

グローバル・ルータ GR 1 を簡単に説明する。

まず、対象となるプリント基板の面（一層を仮定）を、格子状の網目（セル）に区切る。次に、ピンを含む各セルについて、ネット番号、そのピンがネットを構成する何番目のピンであるかを示すサブネット番号および同一ネットに属する最も近いピンまでの距離に反比例するプライオリティを定める。領域の拡張を繰り返すうちにあるネットに属する全てのピンが連結されると、今度はその時点でそのネットが含んでいるセルの個数に比例したプライオリティを与える。ただ

[†] Parallel Global Router by TETSUO ASANO (Department of Applied Electronic Engineering, Faculty of Engineering, Osaka Electro-Communication University).

^{††} 大阪電気通信大学工学部応用電子工学科

し、未接続ネットは既接続ネットより必ず優先されるようとする。障害物上のセルについてはネット番号を-1とし、ピンも障害物も含まないセルについては、利用可能という意味でネット番号とサブネット番号とともに0にしておく。ピンを含まないセルのプライオリティは $-\infty$ とする。また、チェス盤のようにセルは白と黒に色分けされており、白のセルから黒のセルへの拡張と黒のセルから白のセルへの拡張が交互に繰り返される。

初期設定が終った後、全てのピンの位置から同時に波を伝える。最初はピン間距離の短いネットに高いプライオリティを与えて領域の拡張を促し、連結されればプライオリティを下げて未連結ネットを優先させる。プライオリティの高いネットの領域はプライオリティの低い領域に侵入することができるが、既接続ネットの領域のセルを削り取るときは、そのセルがボトルネックセルでない一すなわち、これを取り除いても領域の連結性が損なわれないことを確かめておかなければならない。Soukupは、まずそのセルを中心とする 3×3 の局所領域を考え、このなかで局所的なボトルネックかどうかを判定し、局所的なボトルネックであると判定された場合には、引き続き、大局的にもボトルネックかどうかを調べるという2段階の判定方法を用いている。具体的には、そのセルを障害物と見なしてLeeタイプの拡張を行ったとき、領域内の他の全てのセルに到達可能かどうかで領域の連結性を確かめている。しかしながら、この方法ではそれぞれのセルについて順次にボトルネック判定を行わなければならないので、このままでは能率のよい並列アルゴリズムは得られない。

上記のボトルネック判定を並列化するため、サブネット領域を統合する都度仮の配線経路を求めておくことにする。このようにすると、経路上以外のセルについてはボトルネック判定を省略することができ、ボトルネック判定の回数を大幅に減らすことができる。経路上のセルがボトルネックであるかどうかは、そのセルを中心とする 3×3 の局所領域に迂回路が見つかるかどうかで判断することにする。

このように仮の配線経路を求めておき、しかも経路の移動は距離1以内に限定するという方法の利点について述べよう。図1は、Soukupの方法ではボトルネック判定を並列化することが困難であることを示す例題である。図においてネットaはすでに連結しており、ネットbは未連結である。このとき、プライオリ

	A	B	C	D
1	(a)	a	(b)	
2	a	(a)		
3	b			
4	(b)	b		

図1 例題1
Fig. 1 Example 1.

ティはbのほうが高いから、セル2Aと1Bについてボトルネック判定を行うことになる。このとき、同時に判定を行って、しかも一方のセルをaのまま残すには、互いに他方のセルの存在を知り、かつ二つのセルの間に優先順位が定義されていることが必要であるが、Soukupの方法ではそのような優先順位を定義することができない。

これに対して本論文で述べる方法では、既連結のネットに対しては仮の配線経路が求められている。したがって図1の場合でも、セル1Bあるいは2Aを通る経路が得られているはずである。経路上にないセルについてはボトルネック判定は行わずにただちに内容の書き換えを行ってよいから、本論文の方法においては二つのセルの間に自然に優先順位がついていることになる。ボトルネック判定のための具体的な並列アルゴリズムは後に述べる。

その他、アルゴリズムを簡単にするために、プライオリティ・ルールを次のように変更した。

(i) ネット番号*i*の未接続サブネット(唯一のピンを含む領域)のプライオリティを*i*とする。

(ii) ネット番号*j*の既接続サブネット(複数のピンを含む領域)のプライオリティを $-j$ とする。

(iii) 障害物および利用可能セルには $-\infty$ のプライオリティを与える。

ただし、短いネットの経路を優先して探索したい場合には、あらかじめネット長の順にネット番号をつけておくものとする。

3. 並列マシンのモデル

並列アルゴリズムを実行する並列マシンのモデルとして古くから知られているものに、セルラーオートマトンがある。これは、隣接セルとだけ交信できる同一の有限オートマトンをマトリックス状に配置したものである。外部のオートマトンとの交信は、左上隅のセ

ルのみを介して行われるのが普通である。このモデルは古くから研究されており、このモデルの上で多くの有用なアルゴリズムが考案されているが⁶⁾、全体の同期をとるために2次元一斉射撃等の方法を用いなければならない。最近、梅尾ら⁷⁾はかなり自由な時間間隔でセル全体の同期をとる方法を確立したが、同期をとるべき時間間隔の種類と同じだけのオートマトンを用意しなければならないため、アルゴリズムが複雑になる傾向がある。

一方、Breuer と Shamsa が提案した L-マシンモデル⁸⁾は、隣接セルとの交信だけでなく、以下に述べる能力をもっている。(1)各セルは共通のコントロール信号を見ることができる。(2)各セルの状態に関する情報を、全体の OR を取る形でコントロールバスを通じて外部の CPU に伝えることができる。(3)アドレスバスにより任意のセルを指定することができる。

本論文では、セルラーオートマトンと L マシンの両方の特長を兼ね備えた以下のようなモデルを考えている。

(A) 全体は、図2に示すように、1台のメイン CPU とセルアレイから構成される。メイン CPU は汎用計算機と考えてよい。

(B) メイン CPU とセルアレイの間のデータ転送は左上隅のセルを介して行う。したがって、L マシンのようなアドレスバスは必要ない。

(C) 各セルは、隣接セルの状態を知ることができる。

(D) セルには連続した番号のセルが隣り合うように snake-like に番号(番地)がつけられており、各セルは自分の番号が奇数か偶数かの区別と、自分の前後の番号のセルの位置を知っている。

(E) 各セルは幾つかのレジスタとフラグをもつていて、比較演算等の簡単な演算を行うことができる。

(F) 各セルはプログラムを格納する ROM をもつ




図2 並列マシンのモデル
Fig. 2 Model of a parallel-computing machine.




図3 セルの詳細図
Fig. 3 Detailed figure of a cell (processing element).

ている。

(G) 各セルはコントロール信号を調べて、次に実行すべき命令を ROM から取り出し、実行する。

(H) 各セルの状態に関する情報を、全体の OR を取る形で、コントロールバスを通じてメイン CPU に伝えることができる。

本論文で述べるアルゴリズムでは、各セルにおいてネット番号、サブネット番号、プライオリティ、方向を蓄えるためのレジスタと幾つかの作業用レジスタ、さらに各種マーク用のフラグを幾つか用いる。セルの詳細図を図3に示す。

4. 並列アルゴリズム

4.1 アルゴリズムの概要

図4に示すように、メイン CPU とセルアレイから




図4 アルゴリズムの概要
Fig. 4 Outline of the algorithm.

成るシステムを一つの順序回路と考え、その状態遷移図を指定するという方法でアルゴリズムを記述する。図4には代表的な状態のみを示している。

まず最初に、各セルの状態を初期設定する。次に、白のセルから黒のセルへの拡張（またはその逆）を行う。このとき、ボトルネックかどうかを判定しなければならないセルにはマークをつけておき、次のステップにおいてその判定を並列的に実行する。この後、ピンを含まない孤立領域（dead bay と呼ぶ）があればそれらを解消した後、同一ネットに属する複数のサブネットが接触していればそれらを統合する。統合操作には、もしプライオリティが正なら負に変える操作と、仮の配線経路を求める操作が含まれている。ここにおいて全ての配線が完了したかどうかを判定し、まだ完了していない場合は再度領域の拡張を続ける。このようにして、全ての配線が完了するか、あるいは領域の拡張が停止すれば（厳密には、白から黒への拡張と黒から白への拡張の両方において状態変化が起こらなければ）アルゴリズムは終了する。

4.2 初期設定

セルの状態を初期設定するために、各セルに設定すべき値（ネット番号、サブネット番号、プライオリティ、ピンセルかどうかの指定など）を、メインCPUからデータバスを通じてセル1に直列に送る。ここで各セルに、自分の前の番号のセルに送られてきているデータを自分にコピーするようにすれば、セルアレイのサイズで決まる時刻後には各セルが自分で設定されるべきデータをもっているようになるから、ここでコントロールバスに信号を送って全体を止めればよい。

4.3 領域の拡張

白のセル（偶数番号のセル）から黒のセル（奇数番号のセル）への拡張あるいはその逆の方向の拡張を行う。具体的には、おのおのの指定された色のセルCにおいて、4隣接セルのプライオリティを調べ、最高のプライオリティをもつ隣接セルC*を求め、セルCの中の方向レジスタにセルC*への方向を蓄える。次に下記の条件が全て満たされるかどうかを調べる。

- (1) セルCはセルC*より低いプライオリティをもつ。
- (2) セルCはピンではない。
- (3) セルCは障害物上のセルでない。

これらの条件を全て満たす場合、さらにセルCが径路上のセルかどうかを調べ、径路上のセルなら、セルCのマークフラグを立てておく、次段でボトルネック

かどうかを判定する。セルCが径路上のセルではない場合には、セルC*の情報をセルCに伝え、さらに変化があったことをコントロールバスを通じてメインCPUに伝える。ボトルネック判定を行なうべきセルが存在しなかった場合には、やはりコントロールバスを通じてメインCPUに伝え、次のボトルネック判定の段階をスキップするようにする。

4.4 孤立領域の解消

説明の都合上、ボトルネック判定の方法を述べる前に、孤立領域を解消する方法と、接触したサブネット領域の統合方法について説明する。

ピンを含まない孤立領域を検出するためには、まずピンを含めて、径路上にあるセルにマークをつける。次に、まだマークがついていない全てのセルについて、隣接セルの状態を調べ、そのなかに自分と同じネットおよび同じサブネットに属し、かつマークがつけられているセルがあれば、自分自身にもマークをつける、という操作を行う。この操作を新たにマークづけされるセルがなくなるまで続ける。このとき、マークがつけられたセルはその同じサブネットのピンから到達可能であるから、マークがつけられなかったセルをリセットすれば孤立領域を解消することができる。最後に、全てのセルのマークフラグをクリアしておく。

4.5 サブネットの統合

同一ネットに属する異なるサブネット領域が接触しているとき、これらの領域を統合し、仮の配線経路を求める。サブネット領域の統合は、サブネット番号を若いほうの番号に統一し、もしプライオリティが正なら負に変えることで達成されるが、このとき同時に配線経路を求める工夫をしておかなければならない。たとえば、二つのサブネット領域を統合する場合を考えてみよう。これらの領域のうち一方がただ一つのピンを含む領域なら、そのピンから Lee タイプの拡張を行い、他方の領域の径路上の任意の点まで到達すればそこから後戻りをすることにより、最短距離で二つのサブネット領域を結ぶ1本の配線経路を見つけることができる。しかしながら、両方の領域が複数のピンを含んでいる場合には、ただ1本の最短路を見つけることは困難である。そこで本論文では、各サブネット領域に一つの代表となるピンを指定することにより、近似的にこの問題を解決している。

まず初期設定時に全てのピンを代表ピンと指定しておく。その後サブネットを統合するときには、吸収されるほう（番号の大きいほう）のサブネット領域内の代

表ピンについては、代表ピンの指定をはずし、別のマークをつけておいて、後にこのマークのついたピンと吸収する側のサブネット領域の径路上の任意のセルとを結ぶ配線経路を求める。統合によって生じた新たなサブネット領域はやはり唯一の代表ピンを含んでいることに注意したい。

以上の操作を具体的に記述すると以下のようになる。

I. サブネット番号の書き換え

サブネット番号を書き換え、プライオリティを正から負に変えるために、以下のルールを全てのセルに適用する。

[ルール1] 隣接セルの中にネット番号は同じでサブネット番号が異なるセルが存在すれば、プライオリティを負に変え、さらに隣接セルのほうが小さなサブネット番号をもつなら、自分自身のサブネット番号をその番号に置き換える。

[ルール2] 代表ピンと指定されたピンに上記のルール1が適用可能であり、かつそのサブネット番号が変化する場合(吸収されるサブネットの代表ピンの場合)、代表ピンの指定を外し、そのセルのマークフラグをセットし、プライオリティが正なら負に変える。

[ルール3] ネット番号が同じでプライオリティが負のセルが隣接しているなら、自分自身のプライオリティも負に変える。

上記のルールを繰り返し適用し、変化がなくなったとき、マークフラグがセットされているセルがあるかどうかをコントロールバスを通じてメインCPUに伝える。もしそのようなセルがなければ、接触しているサブネットは存在しなかったわけであるから、次のフェーズをスキップして再び領域拡張のステップに戻る。

図5は上記の操作を説明するための例題である。以下、アルファベット小文字でネット番号を表し、その横の数字でサブネット番号を表す。ピンは丸印で示し、とくに代表ピンには左肩にRの記号をついている。また、負のプライオリティをもつセルにはマイナス記号を右肩につけている。

図5において、セル1C, 3A等にルール1が適用され、それぞれ番号がa2からa1, b3からb1等に変えられる。その後、代表ピンの指定のあるセル2A, 2D, 3Dにはルール2が適用される。このようにして2単位時間が経過すると、図6に示す最終状態に入って変化がなくなる。

	A	B	C	D
1	a1	a1	a2	a2
2	b3	a1	a2	a2
3	b3	a1	b2	b2
4	b1	b1	b1	b2

図5 例題2
Fig. 5 Example 2.

	A	B	C	D
1	a1	a1	a1	a1
2	b1	a1	a1	a1
3	b1	a1	b1	b1
4	b1	b1	b1	b1

図6 サブネット統合プロセス第1段階終了時の状態
Fig. 6 Status at the end of the first stage of the subnet merging process.

II. 仮の配線経路の探索

先の段階で代表ピンの指定を外されたピン(マークフラグがセットされている)が存在した場合、代表ピンおよびそれに接続する径路上のセルをソースとし、マークフラグがセットされたピンをターゲットとしてLeeタイプの拡張を行い、ソースとターゲットを結ぶ経路を求める。Leeの方法ではソースセルからの距離をそれぞれのセルに書き込んでいくが、Lマシンのように、後戻り用の方向のみを伝えていく方法のほうが有利である。マークフラグがセットされたセルに拡張の波が到達すれば、そこから逆に辿ることにより、代表ピンまでの経路が見いだされる。最後に全てのマークフラグをクリアしておく。

以下に上記の方法を具体的に記述する。

- (1) 代表ピンをソースセルと指定する。
- (2) ソースセルと指定されたセルに、同じネットに属し、径路上にあり、かつまだソースセルの指定がされていないセルが隣接しているなら、そのセルもソースセルと指定する。このようにして、代表ピンに接続する径路上の全てのセルをソースセルと指定した後、次の(3)へ移る。

- (3) ソースセルと指定されたセルに隣接するセルの中で、ソースセルと同じネットに属し、かつ方向レジスタの内容が空であるセルがあれば、その方向レジ

スタにソースセルへの方向を蓄える。複数のソースセルに隣接するセルに対しては、方向の優先順位（北、西、南、東）に基づいて一つの方向を定める。この操作と同時進行の形で次の(4)、(5)の操作を行う。

(4) 方向レジスタに値がセットされているセルに隣接するセルの中で、そのセルと同じネットに属し、かつ方向レジスタの内容が空であるセルがあれば、そのセルの方向レジスタの値をセットする。

(5) マークフラグがセットされたターゲットセルの方向レジスタに値がセットされたとき、方向レジスタによって示される隣接セルにマークを移し、かつ径路上の指定を行う。この操作を繰り返し適用すると、やがてソースセルに到達するが、そのときソースセルのマークフラグはセットせず、マークを消滅させる。このようにして、マークフラグがセットされているセルが完全になくなれば、配線径路を見つける操作は完了する。

図7は、図6に上記の手続きを適用し、5単位時間経過したときの状態を示し、図8は、さらに3単位時間経過し、両方の径路が見つかった状態を示している。

4.6 ボトルネック判定

領域の拡張操作において、ボトルネックかどうかを判定しなければならないセルにはマークをつけたが、

	A	B	C	D
1	-	a1 → (a1) ← a1	-	-
2	(b1)	b1	-	a1
3	b1	(a1)	b1	a1
4	b1	(b1)	b1	b1

図7 5単位時間経過後の状態

Fig. 7 Intermediate status after five units of time.

	A	B	C	D
1	-	a1 → (a1) ← a1	-	-
2	(b1)	b1	-	a1
3	b1	(a1)	b1	a1
4	b1	(b1)	b1	b1

図8 最終状態

Fig. 8 Final status.

ここではこれらのセル（以下、ボトルネックテストセルと呼ぶ）に対するボトルネックテストを並列的に行う。

2章において述べたように、本論文では局所的な迂回路が見つかるかどうかでボトルネックかどうかの判定を行うことにしており、まず最初に行う判定方法は、現在の径路から距離1以内に迂回路が見つかるためにはボトルネックテストセルのところでサブネット領域の幅が2以上なければならないという事実に基づいている。具体的には、各ボトルネックテストセルにおいては、隣接セルの中で最大のプライオリティをもつセルへの方向が方向レジスタに蓄えられているから、その逆方向の隣接セルがボトルネックテストセルと同じネットに属するものでなければ、そのセルをボトルネックセルと判定し、ボトルネックテストセルであることを示すマークを消す。図9に示した例題において、ボトルネックテストセルは黒丸印で示した四つのセルである（プライオリティは、e < d < f の順であるものとする）。このうち、セル3Eと6Dは、逆方向隣接セルが自分自身と同じネットに属していないから、ボトルネックセルであると判断され、マークが外される。迂回路に制限をつけなければ、セル3Eはボ

	A	B	C	D	E	F
1			e	e	e	e
2			e	e		e
3	e	e	e	e	e	e
4	e	d	d	f	f	f
5	d	d	d	f	f	f
6	d	d	d	d	d	f

図9 例題3

Fig. 9 Example 3.

	A	B	C	D	E	F
1			e	e	e	e
2			e	e		e
3	e	e	e	e	e	e
4	e	d	d	f	f	f
5	d	d	d	f	f	f
6	d	d	d	d	d	f

図10 ボトルネックテスト第1段階終了時の状況

Fig. 10 Status at the end of the first stage of the bottleneck testing process.

トルネックセルでないと判定されることに注意したい。セル3Eと6Dのマークをクリアした後の状況を図10に示す。

上記の判定手続きを実行した後、ボトルネックテストセルが残っていれば、さらに第2段階の判定方法を実行する。この方法は、領域の統合操作のところで述べたように、各サブネット領域は唯一の代表ピンを含んでいるという性質を利用している。具体的には、各サブネットの代表ピンから波を発生し、次の条件を満たすセルに次々と波を伝えていく。

- ① 隣接セルの中に、同じサブネットに属し、かつ波が届いているセルがある。
- ② 同じネットの径路までの距離が1以内である（もちろん、径路上のセルは含む）。
- ③ ボトルネックテストセルでない。

上記の条件を満たすセルに次々と波を伝えていったとき、ボトルネックテストセル以外の径路上の全てのセルに波が届くなら、その時点におけるボトルネックテストセルは全てボトルネックでないから、その内容（ネット番号等）を書き換えることができる。逆に、波が到達しない径路上のセルが存在した場合、それらのセルに隣接するボトルネックテストセルは実際にボトルネックセルである。したがって、そのようなボトルネックセルについてはマークをクリアしてボトルネックテストセルの指定を外し、これらのセルにも波が伝わるようにして再度波を拡張する操作を続ける。このようにして、径路上の全てのセルに波が届くまで上記の操作を繰り返し実行する。図10にこの操作を適用すると、図11に示すように波が広がり（図中×印）、セル3Cはボトルネックセルであり、セル5Cはそうでないことがわかる。ボトルネックでないと判定されたボトルネックテストセルについては、そのネット番号等を書き換えることが許されるが、同時に、迂回路を残すための操作が必要である。そのために、ボトル

	A	B	C	D	E	F
1			e	e	e	e
2			e	e	e	e
3	e	e	e	e	e	e
4	e	d	d	f	f	f
5	d	d	d	f	f	f
6	d	d	d	d	d	f

図11 波の拡張
Fig. 11 Wave expansion along routes.

	A	B	C	D	E	F
1			e	e	e	e
2			e	e		e
3	e	e	e	e	e	e
4	e	d	d	f	f	f
5	d	d	d	f	f	f
6	d	d	d	d	d	f

図12 ボトルネックテストの結果

Fig. 12 Final result of the bottleneck testing process.

ネックでないと判定されたボトルネックテストセルの8連結近傍のセルを調べ、同じサブネットに属するセル全てに径路上の指定を行う。ただし、このままでは径路の幅が広がってしまうので、画像処理における細線化の要領で径路を細線化する。ボトルネック判定終了時の状態を図12に示す。

5. む す び

Soukup が提案したグローバル・ルータに幾つかの改良を施すことにより、全ての処理を並列に実行するアルゴリズムを得た。とくに、同じネットに属する二つのサブネット領域が接触したとき、領域を統合するだけでなく、仮の配線径路を求めておくという筆者の方法により、ボトルネックセルかどうかのテストを並列化できたことが本論文における最大の成果である。

本論文において述べた方法を実現するためには、3章において提案した並列マシンのモデルの実現性を先に確かめなければならないが、最近の VLSI 技術の進歩は著しいので、近い将来には必ず実現されよう。ただし、3章の並列マシンが VLSI チップとして実現できたとしても、PCB ボード全体に対応するセルアレイを一つの VLSI チップに埋め込むことは明らかに不可能であるから、チップへの分割問題を考える必要があろう。

謝辞 日頃ご討論いただき本学梅尾博司講師に深く感謝する。

参 考 文 献

- 1) 青木、近藤、中島、須藤：アソシアティブアレイプロセッサ、電子通信学会研究会資料 SSD 80-53 (1980).
- 2) Blank, T., Stefk, M. and vanCleemput, W.: A Parallel Bit Map Processor Architecture for DA Algorithms, Proc. of the 18th DA Conf.,

- pp. 837-845 (1981).
- 3) Breuer, M. A. and Shamsa, K.: A Hardware Router, *J. of Digital Systems*, Vol. 4, Issue 4, pp. 393-408 (1981).
- 4) Soukup, J.: Global Router, Proc. of the 16th DA Conf., pp. 481-484 (1979).
- 5) Soukup, J.: Global Router, *J. of Digital Systems*, Vol. 4, Issue 1, pp. 59-69 (1980).
- 6) Beyer, W. T.: Recognition of Topological Invariants by Iterative Arrays, PhD Thesis (1969).
- 7) 梅尾, 森田, 菅田: 一般化一斉射撃問題について, LAシンポジウム資料 (1981).
(昭和 56 年 12 月 1 日受付)
(昭和 57 年 2 月 16 日採録)