高速パケット伝送路用前置処理装置の一構成法

• Item type: Journal(1)
• 公開日: 1982-11-15
• タイトル: 高速パケット伝送路用前置処理装置の一構成法
• タイトル / 言語: en
• タイトル: A Front End Processor for High Speed Packet Multiplexed Line
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 論文
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: （株）日立製作所システム開発研究所
• 著者所属: （株）日立製作所システム開発研究所
• 著者所属: （株）日立製作所システム開発研究所
• 著者所属: （株）日立製作所大みか工場
• 著者所属(英): en
• 著者所属(英): Systems Development Laboratory, Hitachi, Ltd
• 著者所属(英): en
• 著者所属(英): Systems Development Laboratory, Hitachi, Ltd
• 著者所属(英): en
• 著者所属(英): Systems Development Laboratory, Hitachi, Ltd
• 著者所属(英): en
• 著者所属(英): Omika Works, Hitachi Ltd
• 著者名: 寺田, 松昭; 関, 高明; 樫尾, 次郎; 掘雄太郎
• 著者名(英): Matsuaki, Terada; Takaaki, Seki; Jiro, Kashio; Yutaro, Hori
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 計算機制御システムにおいては データウェイに代表される高速パケット伝送路が 複数の計算機を相互に接続するために広く用いられている.近年 計算機制御システムの大規模化が進み 計算機間のデータ転送性能の向上が強く求められている.本論文では 前置処理装置(FEP)によって データ転送性能を向上する方式を採り上げ FEPの方式提案と性能向上度の実験的評価とを行っている.(1)高いデータ転送スループットが ミリ秒オーダの厳しい応答時間の制約下で得られるように FEPを 複数の高速マイクロコンピュータ(IOP)と1台のマルチプレクサとで構成し 計算機と伝送路との間に挿入している.(2)IOPのメモリを少なくするために IOPには 1パケット分のバッファだけをもたせ 計算機とIOPとの間の転送単位は パケットにしている.(3)計算機の負荷を低減するため メッセージのセグメンティング/アセンブリは IOPが計算機のメモリに置かれたメッセージを直接アクセスすることによって行う.(4)上記提案方式の性能向上度を IOP2台から成る試作装置によって実験的に評価し データ転送スループットが3倍に 応答時間が1/2に 計算機負荷削減が40%?80%になることを明らかにしている.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 23, 号 6, p. 707-715, 発行日 1982-11-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764