

# 3E-3 ネットリストの再帰的分割による論理回路図の生成手法

渡辺健悟 新井浩志

千葉工業大学

## 1. はじめに

近年のハードウェア設計では、ハードウェア記述言語を用いてレジスタ転送レベルで設計をおこない、論理合成によって自動的にネットリストを生成する手法が用いられている。この設計手法では合成された回路の回路図を確認する必要はほとんどないが、ハードウェア設計に関する大学教育の現場では合成された回路を回路図として表示して学生に確認させる事が望ましい。しかし、従来の論理回路図生成アルゴリズム<sup>[1],[2]</sup>は信号線の屈折回数や交差回数を最小とすることを目的としており、必ずしも回路内の各部分の機能的関係を理解やすい回路図を生成できるとは限らない。本稿ではトップダウン設計法<sup>[3]</sup>による回路図の生成とズーミングによる表示手法について報告する。トップダウン設計手法にもとづいて、大きなネットリストをより単純な部分回路の集合に分割しながら機能ブロック間の相対的関係を決定していく。このため、設計の各段階におけるブロック間の機能的関係が明確になり、大規模な論理回路に対して理解しやすい回路図を生成できる。また、この設計の各段階における機能的関係を分割履歴として保持するため、ズーミング技術<sup>[4]</sup>を用いて任意の段階のブロック図を表示することができる。

## 2. ネットリストの再帰的分割

本手法ではネットリストを再帰的に分割しながら、その分割によって得られる機能ブロック間の相対的配置をトップダウンに決定する。

分割方法としては、逐次的な処理をおこなう2つのブロックに分割するレベル分割、並列的

な処理をおこなう2つのブロックに分割する同等分割、そしてフィードバック信号のように自ブロックへの信号線を派生させるループ分割のいづれかを再帰的に用いる。我々の従来の研究によって、これら3種類の分割だけを用いて任意の論理回路を表現できることが確認されている<sup>[3]</sup>。そして、レベル分割によって生成されたブロックを左右に、同等分割によって生成されたブロックを上下に配置することによって、再帰的にブロックの配置を決定する。




図1 レベル・同等分割の入出力線

分割の各段階でどの分割方法を用いるかは、分割後のブロックへの入出力信号の本数によって決定する。レベル分割後のブロック間には、図1(a)に示す4種類の信号線が発生する可能性がある。Dの線はレベル分割の本来の信号の流れを表すものである。Bの線はフィードバック信号線を必要とし、またA、Cの線は逐次処理に反する信号の流れであるのでなるべく少なくなる事が望ましい。同等分割後のブロックには図2(b)の信号線が発生する可能性がある。Bの線はフィードバック信号線を必要とするのでなるべく少なくする事が望ましい。本回路図生成アルゴリズムでは、これらの信号線の本数に重みをつけて評価値とし、各段階でレベル分割・同等分割それぞれの最良分割を比較する。そして、評価値が最も低い分割を採用する。

A Method to Generate Logic Schematic by Recursive Netlist Partitioning  
Kengo WATANABE, Hiroshi ARAI  
Chiba Institute of Technology  
2-17-1 Tsudanuma, Narashino, Chiba  
275-0017, Japan

またフィードバックの信号線が必要となったときにはループ分割を行う。このネットリストの分割を再帰的に繰り返しこれを分割履歴として保存し。この分割履歴をもとに、各論理シンボルの相対的配置を決定していく。また分割履歴をもとにして、設計の途中段階をズームアウトして抽象的な機能ブロック図として表示することができる。

### 3. 評価

本手法によって生成した論理回路図の例を図2に示す。この回路図の生成にあたっては図4に示すような分割履歴が保存されるため、任意のレベルでズームアウトしたブロック図を表示することが可能である。例えば図4の点線の状態で表示することによって、図3のようなブロック図を表示することができる。

