ハードウェア状態遷移表現のPrologによる検証

• Item type: Journal(1)
• 公開日: 1984-07-15
• タイトル: ハードウェア状態遷移表現のPrologによる検証
• タイトル / 言語: en
• タイトル: Verification of State - Transition Based Hardware Descriptions with Prolog
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 論文
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 東京大学大学院工学系研究科情報工学専門課程
• 著者所属: 東京大学工学部電気工学科
• 著者所属: 東京大学工学部電気工学科
• 著者所属(英): en
• 著者所属(英): Information Engineering, Couse, Graduate School of Engineering, University of Tokyo
• 著者所属(英): en
• 著者所属(英): Department of EIectrical Engineering, Faculty of Engineering, University of Tokyo
• 著者所属(英): en
• 著者所属(英): Department of Electrical Engineering, Faculty of Engineering, University of Tokyo.
• 著者名: 藤田, 昌宏; 田中, 英彦; 元岡達
• 著者名(英): Masahiro, Fujita; Hidehiko, Tanaka; Tohru, Moyo-Oka
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年 素子技術の進歩に伴い 大規模・複雑なシステムの設計を短期間に正確に行う必要が増している.従来のゲートレベルのシミュレーションのみでなく ハードウェアの仕様記述からゲートによる記述まで一貫して設計・検証を支援するシステムが望まれる.そこで われわれは時相論理を用いて仕様記述を行い 階層設計を支援する論理設計検証システムをPrologを用いて作成することを提案し ゲート回路の検証について報告した.本論文では 状態遷移レベルのハードウェア記述言語であるDDLの記述に対する検証について考える.一般にシステムは 各端子間のデータ転送のタイミングを扱う同期部(synchronization part)と ALUのように実際に計算を行う演算部(function part)に分けて考えることができる.ここでは モジュール間のインタフェースを考えるときなどにとくに問題となる同期部を中心に DDL等で状態遷移表現されたものに対する 時相論理による仕様の検証手法について述べる.DDLの記述は 現在と次の時刻の関係の表としてPrologに変換され ゲートのときと同じようにして検証されるこのため DDL ゲートの混在するシステムも検証でき 階層設計を円滑に支援できる.同期部の設計は人間の不得意な分野であり 誤設計も起こりやすく 本システムの実用的価値は大きいと考える.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 25, 号 4, p. 647-654, 発行日 1984-07-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764