WEKO3
アイテム
Partially-Programmable Circuitを用いた遅延故障の回避手法
https://ipsj.ixsq.nii.ac.jp/records/158319
https://ipsj.ixsq.nii.ac.jp/records/158319111c3e95-521a-4bfd-b6ee-f7e90039b011
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2016 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|
公開日 | 2016-03-17 | |||||||||||
タイトル | ||||||||||||
タイトル | Partially-Programmable Circuitを用いた遅延故障の回避手法 | |||||||||||
言語 | ||||||||||||
言語 | jpn | |||||||||||
キーワード | ||||||||||||
主題Scheme | Other | |||||||||||
主題 | 再構成デバイス | |||||||||||
資源タイプ | ||||||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||||
資源タイプ | technical report | |||||||||||
著者所属 | ||||||||||||
立命館大学 | ||||||||||||
著者所属 | ||||||||||||
立命館大学 | ||||||||||||
著者所属 | ||||||||||||
東京工業大学大学院/JST PRESTO | ||||||||||||
著者名 |
春日井, 貴通
× 春日井, 貴通
× 山下, 茂
× 原, 祐子
|
|||||||||||
論文抄録 | ||||||||||||
内容記述タイプ | Other | |||||||||||
内容記述 | 回路の微細化の進展により,経年劣化による遅延故障が発生し,回路の耐故障性が低下している.回路の耐故障性を向上させる手法として,ABB (Adaptive Body Bias) を利用する手法がある.ただし,ABB を利用する手法では,適切な電圧を印加するために,元の回路とは別に,新しい回路が必要である.また,MOS トランジスタに電圧を印加しても回避できない遅延故障があるため,トランジスタレベルでの遅延故障を回避する手法にはたくさんの課題がある.本稿では,回路設計レベルで遅延故障を回避する手法を提案する.回路設計レベルでの遅延故障を回避する手法では,MOS トランジスタに起こる現象に関係なく遅延故障を回避することができる.本稿では,PPC (Partially-Programmable Circuit) を用いて最も多くの遅延故障を回避する回路設計手法を提案する.提案手法をベンチマーク回路に適用して実験を行った.3 入力の LUT を使用した提案手法では,最大で全体の遅延故障の 48%,4 入力の LUT を使用した提案手法では,最大で全体の遅延故障の 24%を回避することができた.実験結果より,PPC を利用して回路の遅延故障を回避する手法が有効である場合があることを示すことができた. | |||||||||||
書誌レコードID | ||||||||||||
収録物識別子タイプ | NCID | |||||||||||
収録物識別子 | AA12149313 | |||||||||||
書誌情報 |
研究報告組込みシステム(EMB) 巻 2016-EMB-40, 号 25, p. 1-6, 発行日 2016-03-17 |
|||||||||||
ISSN | ||||||||||||
収録物識別子タイプ | ISSN | |||||||||||
収録物識別子 | 2188-868X | |||||||||||
Notice | ||||||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||||
出版者 | ||||||||||||
言語 | ja | |||||||||||
出版者 | 情報処理学会 |