WEKO3
アイテム
二階層キャッシュをもつマルチプロセッサシステムにおけるアドレス変換機構の実装方式の考察
https://ipsj.ixsq.nii.ac.jp/records/15800
https://ipsj.ixsq.nii.ac.jp/records/158005531adf8-e29f-4161-9651-10db78e82808
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-JNL2603006.pdf (638.5 kB)
|
Copyright (c) 1985 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Journal(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1985-05-15 | |||||||
| タイトル | ||||||||
| タイトル | 二階層キャッシュをもつマルチプロセッサシステムにおけるアドレス変換機構の実装方式の考察 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Consideration of an Implementation of an Address Translation Mechanism in a Multi - processor System with a Cache in a Crossbar Switch | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 論文 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| 著者所属 | ||||||||
| 日本大学工学部電気工学科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Electrical Engineering, Faculty of Engineering, Nihon University | ||||||||
| 著者名 |
山本, 登
× 山本, 登
|
|||||||
| 著者名(英) |
Noboru, Yamamoto
× Noboru, Yamamoto
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 処理装置群と主記憶装置群とを マトリクス状のスイッチで接続した密結合マルチプロセッサシステムの実用化を阻む最大の要因は スイッチの実現に膨大な量の回路が必要なことである.この解決のため スイッチ装置内にキャッシュを設け メモリ参照の応答時間を短縮することにより 主記憶インタフェースの数を削減し スイッチに必要な回路の量を減らす方法が考えられる.本輪文では 処理装置ほか スイッチ装置にもキャッシュをもつ密結合マルチプロセッサシステムで プログラムのアドレス空間を 実記憶のアドレス空間に写像する機構を どこに設けるべきかを これらのキャッシュとの関係で検討している. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN00116647 | |||||||
| 書誌情報 |
情報処理学会論文誌 巻 26, 号 3, p. 438-445, 発行日 1985-05-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7764 | |||||||
