WEKO3
アイテム
シーケンシャル実行型PrologマシンPEK －ハードウェア構成－
https://ipsj.ixsq.nii.ac.jp/records/15757
https://ipsj.ixsq.nii.ac.jp/records/157573889b419-e951-44af-a37f-c4091a99e45e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-JNL2605011.pdf (539.2 kB)
|
Copyright (c) 1985 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Journal(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1985-09-15 | |||||||
| タイトル | ||||||||
| タイトル | シーケンシャル実行型PrologマシンPEK －ハードウェア構成－ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Sequential Prolog Machine PEK - Its hardware Architecture | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 論文 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| 著者所属 | ||||||||
| 神戸大学大学院自然科学研究科 | ||||||||
| 著者所属 | ||||||||
| 神戸大学大学院自然科学研究科 | ||||||||
| 著者所属 | ||||||||
| 岡山理科大学 | ||||||||
| 著者所属 | ||||||||
| 神戸大学工学部システム工学科 | ||||||||
| 著者所属 | ||||||||
| 神戸大学工学部システム工学科 | ||||||||
| 著者所属 | ||||||||
| 松下電器産業（株） | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Kobe University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Kobe University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science, Okayama University of Science | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Engineering Kobe University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Engineering Kobe University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Matsushita Electric Industrial Co., Ltd | ||||||||
| 著者名 |
田村, 直之
× 田村, 直之
|
|||||||
| 著者名(英) |
Naoyuki, Tamura
× Naoyuki, Tamura
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 水平型マイクロプログラム制御方式を導入したシーケンシャル実行型PrologマシンPEKのハードウェア構成について論じる.本マシンはPrologプログラムの実行機構と整合性のよい斬新なアーキテクチャをもつコンピュータシステムの研究を目的としたもので 次のような特徴を備えている.(1)96ビット幅16k語のマイクロプログラム用メモリをもった水平マイクロプログラム制御型のマシンであること (2)システムの構成用素子としてビットスライス・マイクロプロセッサ素子を用いていること (3)タグアーキテクチャを採用していること (4)三つのハードウェアスタックと一つのプロセスメモリと呼ぶ高速アクセス可能なメモリを主メモリに当たる共有メモリと独立に設け 高速並行アクセスを可能とした.(5)本マシンはホストコンピュータ(MC-68000)のバックエンドプロセッサとして設計されておりホストプロセッサとは共有メモリとインタフェースレジスタを介して接続されている.以上の構成により本マシンはインタプリタで約60kLIPSの性能を出している. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN00116647 | |||||||
| 書誌情報 |
情報処理学会論文誌 巻 26, 号 5, p. 855-861, 発行日 1985-09-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7764 | |||||||
