

ホログラフィーを用いた流体速度場可視化計算機システムの研究開発

Special Purpose Computer System for Flow Visualization with Holography Technology

増田 信之[†] 伊藤 智義[†] 若林 秀明[†] 佐竹 信一[§] 功刀 資彰[¶] 佐藤 一穂^{||}
 Nobuyuki Masuda Tomoyoshi Ito Hideaki Wakabayashi Shinichi Satake Tomoaki Kunugi Kazuho Sato

1. まえがき

流れ現象の解明と制御は、高層ビルの耐風性や風害、半導体チップの冷却における流れの問題、医学における血流問題など、科学技術の発展に必要とされる技術である。トレーサ粒子の追跡および個々の粒子像を意識した手法は PTV (Particle Tracking Velocimetry: 粒子追跡法) と呼ばれ、このPTVにデジタルホログラフィ技術を応用させた手法を DHPTV (Digital Holographic PTV) と呼ぶ。

DHPTV では流れをホログラムとして記録し、計算機により再生された画像を比較することによって流れを把握する (Fig.1)。ホログラフィを PTV に適用することにより、奥行きの広い三次元測定、非常に多くの粒子像の同時撮影などが可能となる。しかし、ホログラム再生には膨大な時間が必要となる。




図 1: ホログラムの撮影と再生の概略図

その問題点を解決するために、我々の研究グループでは、FPGA(Field Programmable Gate Array)を用いてこの計算処理を高速に行うための専用計算機の開発を行ってきている。すでに設計されている1号機[1]ではFPGAの内部RAM(Random Access Memory)のみを使用しているため、再生できるホログラム解像度が 256×256 ピクセルである。しかし、DHPTVの撮像系では撮影されるホログラム解像度が $1,024 \times 1,024$ であることが多く、そのため、実際のシステムに適応できないという問題がある。

そこで、使用しているFGPAボードに搭載されている外部RAMを用いることで、再生できるホログラム解像度をこれまでの 256×256 ピクセルから $1,024 \times 1,024$ ピクセルへのホログラム面を扱えるシステムへと拡張し、設計・開発することを試みた。

2. ホログラム再生方法

ホログラムによる再生像は、光の回折によって得られ、フレネル-キルヒホッフ回折積分式を基にフレネル近似を行い、次のように再生式を導くことができる。

$$\phi(x_i, y_i) = \int_{-\frac{N}{2}}^{\frac{N}{2}} \int_{-\frac{N}{2}}^{\frac{N}{2}} I(x_\alpha, y_\alpha) g(x_i - x_\alpha, y_i - y_\alpha) dx_\alpha dy_\alpha \quad (1)$$

ただし $g(x_i - x_\alpha, y_i - y_\alpha)$ は、

$$g(x_i - x_\alpha, y_i - y_\alpha) = \frac{\exp(ikz_i)}{i\lambda z_i} \exp\left[\frac{ik}{2z_i} \{x_{i\alpha}^2 + y_{i\alpha}^2\}\right] \quad (2)$$

とする。ここで、 $\phi(x_i, y_i)$ は再生空間の強度、 x_i, y_i, z_i は再生空間内の座標、 $I(x_\alpha, y_\alpha)$ はホログラム面上の光の強度、 λ は光の波長、 k は $k = 2\pi/\lambda$ で表される光の波数、 x_α, y_α はホログラム面上の座標、 N はホログラム面と再生面の縦と横のピクセル数を表す。

式(1)は二次元の畳み積分の形になっており、フーリエ変換を行っていくと、

$$\Phi(n, m) = \hat{I}(n, m) G(n, m) \quad (3)$$

となる。ここで、 $\Phi(n, m)$ は $\phi(x_i, y_i)$ のフーリエ変換、 $\hat{I}(n, m)$ は $I(x_\alpha, y_\alpha)$ のフーリエ変換、 $G(n, m)$ は $g(x_i - x_\alpha, y_i - y_\alpha)$ のフーリエ変換である。

これまでの過程を計算アルゴリズムとしてまとめると以下のようになる。

1. ホログラム $I(x_\alpha, y_\alpha)$ のフーリエ変換 $\hat{I}(n, m)$ を求める
2. $G(n, m)$ を求める
3. $\hat{I}(n, m)$ と $G(n, m)$ との積 $\Phi(n, m)$ を求める
4. $\Phi(n, m)$ の逆フーリエ変換 $\phi(x_i, y_i)$ を求める
5. z_i の値を変更してから 2~4 の手順を繰り返し、空間全体の $\phi(x_i, y_i, z_i)$ を求める

ホログラムを変更するまでは同じホログラムを使い続けるため、ホログラムをフーリエ変換する過程は省略することができる。

3. 専用計算機 FFT-HORN2

1,024×1,024 ピクセルのホログラム解像度に対応するため、DDR-SDRAM コントローラ回路を作成した。メモリのバンクをアクティブにしたまま同一口ウ・アドレスを連続読み書きする方式を採用することによって、最

[†]千葉大学大学院工学研究科
[§]東京理科大学基礎工学部
[¶]京都大学工学系研究科
^{||}豊田自動織機

大で 2.0 GB/s のデータ転送速度を実現した。また、この手法を使用するためにホログラムの強度データをメモリに保存する際の順番を連続アクセスがしやすいように並び替えた。

上記のホログラム再生方法と DDR-SDRAM コントローラ回路を実装した専用計算機システム FFT-HORN2 を本研究室で開発した HORN-5 ボード [2] を用いて行った。このボードには Xilinx 社の通信用 FPGA として XC2V1000 (100 万ゲート) が 1 チップ、論理用 FPGA として XC2VP70 (700 万ゲート) が 4 チップ、DDR-SDRAM が 4 モジュール搭載されている。回路設計には、ハードウェア記述言語の VHDL を使用した。FFT-HORN の構成を Fig.2 に示す。




図 2: FFT-HORN ブロック図

ホログラム再生方法のアルゴリズムには、6つのステップがあるが実際に演算を行う部分は 1~4までの部分である。1, 4 ステップ目のフーリエ変換、逆フーリエ変換の部分は、FFT-CORE モジュールで行う。2 ステップ目の $G(n, m)$ を求める部分は、G 計算モジュールで行う。3 ステップ目の積を求める演算は、積算器を使う。計算結果の再生像は通信負荷を軽減するために閾値を設定して出力データを選別する。また、FFT-CORE モジュールは一次元 FFT 用のモジュールなので、二次元 FFT を使用するためには、縦方向及び横方向に 2 回続けて一次元 FFT をかける必要がある。そのため、フーリエ変換後に一時的に DDR-SDRAM にデータを格納する。FFT モジュールと DDR-SDRAM コントローラ回路はループでつながっており、FFT 演算と DDR-SDRAM への格納が繰り返し行える構造にした。

また、DDR-SDRAM からのデータ転送時間を隠蔽するために、FPGA 内に搭載された内部 RAM を用いてバッファを 2つ配置し、ダブルバッファリング処理を行った。このことで、DDR-SDRAM のバス効率を高めた。

4. Performance

HORN-5 ボード上の 1 つの FPGA に FFT-HORN2 を実装した。FFT-HORN2 の動作速度としては 133MHz で動かすことに成功した。パソコン単体 (CPU P4 3.20GHz メモリ 2.00GB) と 1 つの FPGA により実装された FFT-HORN との計算時間の比較を Table 1 に示す。再生する枚数により若干の違いはあるが、CPU のみで計算した場合に比べて、約 7 倍の高速化が達成出来た。また、Fig 3 は再生計算により得られた画像である。

このホログラムは、画素数が $1,024 \times 1,024$ 、画素間隔が $0.4\mu m$ で、画像中心部に左から右にマルチチャネルがあり、そこを左から右に流体が流れているのを撮影したものである。トレーサ粒子の大きさは約 $1\mu m$ で、マイクロチャネル以外の部分は、流体を流していないときの画像との差分をとることで除去している。

表 1: 計算時間の比較 (単位 [s])

再生枚数	パソコン単体	ハードウェア (FFT-HORN)
100 枚	23.694	3.332
1000 枚	196.756	32.553




図 3: 再生結果 (1024×1024)

5.まとめ

本研究では、 $1,024 \times 1,024$ ピクセルのホログラム像を再生するため、DDR-SDRAM コントローラ回路および、ホログラム再生計算をハードウェア化した FFT-HORN2 の設計・開発を行った。その結果、FPGA1 チップで $1,024 \times 1,024$ ピクセルのホログラム像を再生することに成功した。また、同一のアルゴリズムにより開発されたソフトウェアに対し、6~7倍の計算速度を達成した。

ホログラムの再生の計算は非常に並列化しやすい計算であるため、専用計算機を並列化することで、さらなる高速化が期待できる。1 台の PC に 4 枚の HORN-5 ボードを搭載することで、16 個の FPGA チップを使って並列計算を行うことになり、パソコン単体の 100 倍程度の高速化が見込める。

今回使用したマイクロチャネルの場合、速度場解析に必要な画像は 1 秒間当たり 10 枚程度であり、16 並列のシステムが完成したとすると約 2 秒程度でホログラムからの再生が出来る。撮影とリアルタイム再生とまではいかないが、実用的に使用できる範囲であると考えられる。

参考文献

- [1] N. Masuda, T. Ito, K. Kayama, H. Kono, S. Satake, T. Kunugi and K. Sato, Opt. Express 14, 587-592 (2006)
- [2] T. Ito, N. Masuda, K. Yoshimura, A. Shiraki, T. Shimobaba and T. Sugie, Opt. Express, 13, 1923-1932 (2005)