

# FPGA 向大規模回路分割手法に関する研究

## A Large Scale Circuit Partitioning Method for FPGAs

李 昱†

Li Yu

吉村 猛†

Takeshi Yoshimura

### 1. はじめに

近年の集積回路技術の進歩に伴い、LSIに搭載可能な回路規模が増大し、大規模なシステムをひとつのLSI上で実現することが可能となってきた。それに伴い、FPGAなどのハードウェアを使った大規模回路の検証速度の加速が重要となっている。しかし、この方式では、対象とする回路の規模がFPGAの規模より大きいのが普通であるため、個々のFPGAチップに収容できるサイズまで回路を分割する必要がある。本論文では、FPGA(Field Programmable Gate Array)向け大規模回路分割手法に関する研究を紹介する。

### 2. FPGA 向回路分割

回路の分割問題は古くから研究されてきたが、従来の問題がカット数最小化を目的としているのに対し、FPGAを対象とした回路分割では、FPGAチップが使用するI/Oブロック数の最小化、FPGA間パスの最小化などの制約(図1)を考慮する必要がある。そこで、本研究では、このような条件を考慮した分割方式の開発を行なう。




図1 FPGA 向回路分割の制約(FF間パスのスネーク)

### 3. 回路分割手法

#### 3-1 Loop集約処理を用いた回路分割手法

本問題では回路中のFFからFFに至るパスが対象となるため、まず、FF間パスの情報を保存したまま、ゲートを除去し、最終的にFFだけからなるネットワークを構築する。これによりFF間パスの処理を効率的に行なうことが可能となる。例えば、回路中での一つのFFから同じFFに至るフィードバックループを考えたとき、そのループ中のゲートが複数のFPGAに分割されるとこのループはFPGA間を2回以上通過することになり、I/Oブロック数增加の要因となる。以下に述べるように、上記のゲート除去過程を記憶しておくことにより、このようなループを容易に発見することができる。

そして、FFネットワークから得られたループ情報、パス情報をもとに、元の回路中の各ネット重みを決定し、その重みに基づいて既存の分割アルゴリズムを用いる。これにより、望ましくないネットの分割を回避することを目指す。

†早稲田大学大学院情報生産システム研究科

#### 3-2 ゲート除去によるネットワーク縮約

大規模回路ではFF間パス数は膨大になるため、ゲートを逐次短絡除去することにより、FFだけからなるネットワークを構築する。例えば、図2の回路において、ゲート(a)を短絡除去すると図3となる。同様にゲート(b), ゲート(c), ゲート(d)を除去すると図4の回路が得られるが、この処理では元の回路のループは保存されるため、図4においてループを検出することにより、図2のループ(FF(A)-ゲート(b)-ゲート(d)-FF(A))を発見することができる。(注: 説明の都合上、図4では除去されたゲートも記述しているが実際はFFのみからなるネットワークである)




図2




図3 ゲート(a)を除去




図4 ゲート除去後のネットワーク

#### 3-3 除去ゲートの復元によるループ検出

除去されたゲートをその逆順に復元することにより、元の回路におけるループを検出す。

図4の例では、ループを見つけた後、最後に除去されたゲート(ゲート(x)とする)を復元する。このループをFF -ゲート(x), ゲート(x)-FFの2本のパスで表現する。




図4 ゲートの復元とループ

次に除去ゲート(newゲートとする)を復元すると、図5の回路が得られる。この処理をFFとnewゲートの間に復元できるゲートがなくなるまで繰返すと元の回路におけるループが構成される。




図 5

### 3-4 ネットの重みの決定

FFから同一 FF に至る自己ループが複数の FPGA に分割されると、このループ（パス）少なくとも FPGA を 2 回またがることになり、FPGA 間パスの発生原因の 1 つとなる。

そこで、まず、上記の処理により回路中の自己ループを検出し、そのループ上のネットの weight を大きくする。その上で、既存分割手法を適用すれば上記ループ上のネットが分割される確率が減ると考えられる。

しかし、既存の分割手法は素子サイズが均一の場合に最も効率がよく、長いループの重みを大きくした場合、分割が許されない大規模部分回路が出現し、回路全体の分割結果が不安定となることが予想される。そこで、ループ中のゲートサイズによってネットの重みを計算する処理を導入した。

具体的には、三つの重み関数を考える。

- W1=200/i
  - W2=300/(i\*sqrt(i))
  - W3=400/(i\*i)
- (i : 一つの Loop 中のゲート数)

### 3-5 既存分割パッケージの利用

hMetis は一般の大規模回路分割問題に対する代表的なソフトウェアパッケージであり、マルチレベル最適化手法を用いて、高速で高品質の結果を得ることができる。そこで、本問題に対して、ネット重みを調整し、本パッケージを適用することにより、FF 間パスを考慮した回路分割を実現する。

## 4. 実現結果

### 4.1 ベンチマーク回路による計算機実験

実験回路：ISCAS89 Sequential Benchmark Circuits (<http://www.visc.vt.edu/~mhsiao/iscas89.html>) TOTAL= INPUT + DFF+ゲート（ゲート:and nand or nor xor not）。

実験に使用したデータを表 3-1 に、実現結果を表 3-2 に示す。

表 3-1 実験データ

回路番号	INPUT	OUTPUT	D-type FF	GATE	TOTAL
b02	1	1	4	22	27
b10	11	6	17	172	200
b14	32	54	245	9767	10044
s13207	62	152	638	7961	8651
s35932	35	320	1728	16065	17828

hmetisbreakloop はネット重みを調整せずに回路分割パッケージ hMetis を適用したときの FPGA をまたがるループの数（分割されたループ数）である。次の 3 列はそれぞれ前記の三つの重み関数を使用したときの分割されたループ数である。この結果から、提案した分割手法は、ループを考慮しない単純な分割(hMetis)法に比べ、FPGA をまたがるループ数を大幅に削減していることがわかる。

表 3-2 実現結果

回路番号	Loopcount	Hmetis Breakloop	Experiment breakloop1	Experiment breakloop2	Experiment breakloop3
b02	7	1	1(0.07s)	0(0.08s)	1(0.07s)
b10	32	0	0(0.44s)	0(0.34s)	0(0.36s)
b14	2140	1455	6(413.90s)	6(413.29s)	6(415.27s)
s13207	484	12	0(9.73s)	0(9.73s)	0(9.74s)
s35932	576	0	0(21.0s)	0(21.1s)	0(21.0s)

## 5. おわりに

本論文では、FPGA 向け大規模回路分割問題に対して、ゲートの短絡除去により FF から FF までループを検出する手法を提案し、ループ中のネット重みを調整することで、既存の高性能汎用分割パッケージ hMetis を使って狩を分割する手法を提案した。実験結果によると本手法は、計算時間と FPGA 間をまたがる FF 間パスの両面で良好な結果を得た。

## 参考文献

- [1] J. Hwang, et al, "Optimal replication for min-cut partitioning", in IEEE/ACM ICCAD 1992, pp432-335.
- [2] N-C.Chou, et al, "Circuit Partitioning for Huge Logic Emulation Systems", in IEEE/ACM DAC 1994, pp244-249.
- [3] George Karypis and Vipin Kumar, "hMETIS - A Hypergraph Partitioning Package"
- [4] W.Kernighan, and S.Lin, "An Efficient Heuristic Procedure for Partitioning Graphs," Bell System Technical
- [5] C.M.Fiduccia, and R.M.Matteyses, "A Linear-Time Heuristics for Improving Network Partitions," Proceedings of the 19th Design Automation Conference, pp.175-181, 1982.
- [6] Y.Wei, and C.Cheng, "Towards Efficient Hierarchical Designs by Ration Cut Partitioning," International Conference on Computer-Aided Design, pp.298-301, 1989.
- [7] J.Babb, R.Tessier and A. Agarwal, "Virtual wires: overcoming pin limitations in FPGA-based logic emulators," in Proc.IEEE Workshop FPGA-Based Custom Computing Machines, Napa, CA, Apr, 1993, pp.142-151.