

並列 MPEG-2 HDTV リアルタイムソフトウェアエンコーダ Parallel MPEG-2 HDTV Real-time Software Encoder

岩崎 裕江 †
Hiroe Iwasaki

長沼 次郎 †
Jiro Naganuma

1. はじめに

BS デジタルハイビジョン放送やプラズマテレビの普及や地上デジタル放送開始により、MPEG-2 準拠 [1] の高画質な映像の録画や再生がプロフェッショナル機器だけでなく、コンシューマ機器への要求も高まるばかりである。従来、HDTV などの高画質の映像を圧縮するためには、専用 LSI が必要とされ、我々も 1 チップ MPEG-2 HDTV CODEC LSI[2, 3, 4] を開発してきた。一方、汎用 PC の高性能化とインターネットのブロードバンド化に伴い、CIF(320x240)/15fps から 30fps[5] や VGA(640x480) の高解像度かつ高品質な映像伝送サービス [6, 7] も提供されつつある。しかし、HDTV レベルのリアルタイムソフトウェアエンコーダは存在しない。このため、我々は、Dual-CPU の汎用 PC を用いて、並列処理で HDTV の映像をリアルタイムで MPEG-2 ビットストリームに符号化するソフトウェアを開発した。本稿では、並列 MPEG-2 HDTV リアルタイムソフトウェアエンコーダの構成とその性能について示す。

2. 並列 MPEG-2 HDTV リアルタイムソフトウェアエンコーダの構成

2.1 要求条件

MPEG-2 HDTV リアルタイムソフトウェアエンコーダを実現するための要求条件を以下に示す。

- 並列実行: HDTV エンコード処理は、非常に演算量が多く、リアルタイムで処理するためには、並列プロセッサが必要である。しかし、Dual-CPU で実現するためには、並列のためのオーバーヘッドを極力小さくしなければならない。
- エンコーダコア処理の高速化: MPEG-2 のエンコード処理は非常に演算量が多く、汎用 PC のマルチプロセッサで実現するためには、高速化が必要である。

これらの問題を解決するために、2 台の CPU を具備した汎用 PC 上で HDTV リアルタイムソフトウェアエンコーダを実現する。

†日本電信電話株式会社 NTT サイバースペース研究所




図 1: 全体構成

2.2 全体構成

並列 MPEG-2 HDTV リアルタイムソフトウェアエンコーダの構成を 図 1 に示す。並列 MPEG-2 HDTV リアルタイムソフトウェアエンコーダは、複数の単体エンコーダ部と入出力を持ったフレーム同期制御部から構成され、これらのプロセスを MPI 上で動作させることにより実現している。並列のオーバーヘッドを最小限にするために、領域に分割した部分エンコーダを複数プロセスとして実行し、動作中のデータ依存を減少させる。フレーム同期制御部は、指定されるスライス数で部分映像に分割し、単体エンコーダ部に出力する。各単体エンコーダ部は、部分的な映像を入力し、部分的な MPEG-2 のビットストリームを出力し、フレーム同期制御部でビットストリームを結合することにより、MPEG-2 のストリームを生成する。

2.3 単体エンコーダ部の構成

単体エンコーダ部は、動き検出 (ME), 動き補償 (MC), DCT 変換 (DCT/IDCT), 量子化 (Q/IQ), 可変長符号化 (VLC) から構成され、部分的な映像を入力し、MPEG-2 の部分的なストリームを出力する。本単体エンコーダ部は、VGA/30fps をリアルタイムでエンコード可能な高速な MPEG-2 リアルタイムソフトウェアビデオエンコーダ [7] をベースとし、本エンコーダの入出力部を修正することにより実現した。

3. 並列 MPEG-2 HDTV リアルタイムエンコーダの実装

MPI 上での制御方法 (CPU 数が 2 / 単体エンコーダ数が 2 の場合) を 図 2 に示す。フレーム同期制御部は、HDTV の映像を分割し、単体エンコーダ部に分割した映像を送信し、出力された単体エンコーダ部のビットストリーム




図 2: 制御方法




図 3: 画像サイズと処理時間

表 1: 評価環境

CPU	Xeon 3.2GHz
CPU 台数	2
OS	Windows 2000
MPI	WMPI 1.3

をフレーム同期制御部で MPEG-2 のビットストリームに結合する。フレーム同期制御部と各単体エンコーダ部の間では、MPI のメッセージ通信を用いて、順序性を制御している。さらに、フレーム同期制御部は、各フレームのビット量の制御やスライス数も制御する。

4. 評価

4.1 評価環境

本リアルタイムエンコーダを動作させる評価環境を表 1 に示す。2つの 3.2GHz の CPU を搭載した汎用 PC を用い、OS には、Windows2000 を用いた。

4.2 性能

150 フレームを入力した場合の本並列 MPEG-2 HDTV リアルタイムソフトウェアエンコーダの処理性能を図 3 に示す。1920x1036 の画像サイズを 150 フレームエンコードした場合の全体の実行時間は、約 4.7 秒である。画像分割やビットストリーム結合などの並列処理に必要なフレーム同期制御部のオーバーヘッド分は、10%程度であり、並列に要するオーバーヘッドは、非常に少ない。本ソフトウェアは、HDTV サイズの映像をリアルタイムエンコードするために約 6GOPS 程度の処理能力を必要とする。

5. おわりに

本稿では、並列 MPEG-2 HDTV リアルタイムソフトウェアエンコーダの構成とその性能について示した。本エンコーダは、1920x1036 の画像サイズの映像をリアルタイムで処理可能である。今後は、キャプチャ入力や IP

出力などについても検討し、PC 上で高画質な HDTV の伝送を実現する。

参考文献

- [1] ISO/IEC 13818-1/2/3 International Standard: *Information Technology - Generic Coding of Moving Pictures and Associated Audio: Systems/Vidual/Audio -* (1994).
- [2] Naganuma, J., Iwasaki, H., Nitta, K., Nakamura, K., Yoshitome, T., Ogura, M., Nakajima, Y., Tashiro, Y., Onishi, T., Ikeda, M. and Endo, M.: VASA: Single-chip MPEG-2 422P@HL CODEC LSI with Multi-chip Configuration for Large Scale Processing beyond HDTV Level, *HOT Chips 14*, IEEE (2002).
- [3] Iwasaki, H., Naganuma, J., Nitta, K., Nakamura, K., Yoshitome, T., Ogura, M., Nakajima, Y., Tashiro, Y., Onishi, T., Ikeda, M. and Endo, M.: Single-chip MPEG-2 422P@HL CODEC LSI with Multi-chip Configuration for Large Scale Processing beyond HDTV Level, *Design, Automation and Test in Europe Conference 2003 Designers' Forum*, pp. 2-7 (2003).
- [4] Iwasaki, H., Naganuma, J., Nakajima, Y., Tashiro, Y., Nakamura, K., Yoshitome, T., Onishi, T., Ikeda, M., Izuoka, T. and Endo, M.: A 1.1W Single-Chip MPEG-2 HDTV CODEC LSI for Embedding in Consumer-oriented Mobile CODEC Systems, *IEEE Custom Integrated Circuits Conference(CICC)*, pp. 177-180 (2003).
- [5] Microsoft Corporation: Windows Messenger, <http://messenger.microsoft.com/ja/>.
- [6] KDDI R&D Labs. Inc.: QualityMeeting, <http://w3-mcgav.lab.kdd.co.jp/qmeet/index.html>.
- [7] 岩崎, 長沼, 遠藤, 八島: IP ネットワークを用いた双方向通信用リアルタイム MPEG-2 ソフトウェアコーデック, 電子情報通信学会論文誌 D-I, pp. 42-50 (2004).