

リコンフィギュラブル・ロジックの画像処理への応用

Application of Reconfigurable Logics to Image Processing

斎藤友彦† 玉真昭男‡

Tomohiko SAITO Teruo TAMAMA

1. まえがき

ソフトウェアの柔軟性とハードウェアの高速性を同時に達成する技術としてリコンフィギュラブル・ロジック(Reconfigurable Logic、動的再構成可能論理)の研究を進めている。これは、回路の書換えが可能なLSIであるFPGA(Field Programmable Gate Array)を利用し、あらかじめ複数の回路プログラムを用意しておき、機器の動作中にプログラムを動的に書換えながら複数の処理を1チップで実現するものである。FPGAの大規模化・高性能化のスピードは目覚しく、最近ではゲート数200万、搭載メモリ9Mビット、外部クロック250MHz(内部クロック500MHz)動作、というものまで現れている。

リコンフィギュラブル・ロジックの画像処理分野への応用を検討してきた^{1), 2)}。今回、約10万ゲート、240ピンのFPGA(FPGA1)と約20万ゲート、672ピンのFPGA(FPGA2)を各一個搭載したPCIバスI/F付き画像処理ボードを試作した。FPGA1に搭載したリコンフィギュレーション制御回路でFPGA2の回路をダイナミックに書き換えることにより、原画像に対し、コントラスト強調、ノイズ除去、輪郭抽出の3つの画像処理を連続的に行うことが出来た。FPGA2上の画像処理回路の書換えに要する時間は回路規模に寄らず約36msであった。FPGA用の回路はVHDL(VHSIC Hardware Description Language)で設計した。

2. 画像処理回路³⁾

画像処理には輪郭抽出、特徴抽出、ノイズ除去、二値化、細線化、拡大・縮小、フィルタ処理、幾何学変換、コントラスト強調、目標物抽出など、多くの項目がある。一般に、画像処理とは、これらの項目を組み合わせて、対象画像に合った処理ルーチンを決定し、実行するものである。従って、処理目的や対象画像の性質により、処理ルーチンはいろいろと変わってくる。処理ルーチンを固定できないのが画像処理の特徴であるため、「画像処理システム」はハードであれ、ソフトであれ、多くの処理メニューを装備し、これらを組み合わせて使うようになっている。FPGAの規模が増加していると言っても、これら全ての回路を1個のFPGA内に格納することは出来ないし、また不経済である。

筆者らはリコンフィギュラブル・ロジックの高速画像処理への応用を目指しているが、そのためには多数の画像処理回路をあらかじめ用意しておき、その回路ファイルをDIMM等の大容量メモリに格納しておく。処理ルーチンが決まつたら、それに応じて必要な回路ファイルをDIMMから読み出し、順次回路を書換えながら動作していくシステムの実現を目指している。

(1) 輪郭抽出回路

今回、処理する画像データとしてはビットマップファイル形式、サイズ256×256、1画素はカラー256階調(8bit)のものを用いた。一次微分のRobertsオペレータ、二次微分Laplacianオペレータ、テンプレート・マッチングによるPrewittオペレータに基づく輪郭抽出回路3種類を作成した。例えば、二次微分法で、注目する画素の新しい値を計算するとき、自分と周りの8点、計9点の全ての値を使う。Laplacianにはいくつかのオペレータがあるが、ここでは次の値を使った。(kはレベル調整用の係数)

$$\begin{aligned} z = & 4 * P(i, j) - P(i-1, j-1) - 2 * P(i-1, j) - P(i-1, j+1) - 2 * P(i, j-1) \\ & - 2 * P(i, j+1) - P(i+1, j-1) - 2 * P(i+1, j) - P(i+1, j+1) \\ P'(i, j) = & k \times |z| \end{aligned}$$

(2) ノイズ除去回路

画像のノイズ(雑音)は、本来の画像の上に乗った乱れ、撮影環境が悪かったために撮影されてしまった、本来は存在しないはずの画素の集合である。ここでは、ランダムノイズ、つまり乗る位置や大きさが不規則なノイズを除去の対象とする。ノイズ除去のアルゴリズムとしては移動平均法とメディアン・フィルタの2つを用い、回路化した。

移動平均法は、ある画素とその周辺3×3の9つの画素の平均値をその画素の値と置換する手法である。画像をぼかすことにより、細かいノイズを見えなく出来るという考えに基づいている。計算は容易だが、ノイズと一緒に本来の画像もぼけるという欠点がある。

メディアン・フィルタは、周辺3×3の9つの画素の濃度を小さい順に並べ、その中央値(メディアン)を求める画素の濃度とする。ノイズは周りと極端に濃度が違うので、大きさの順に並べると最小か最大になり、中央値として選択されことが多い。この性質を利用して手法である。

† 静岡理工科大学 大学院 システム工学専攻

‡ 静岡理工科大学 理工学部 情報システム学科

エッジ部分も保存されるため、多くの場合、移動平均法よりもノイズ除去能力に優れている

(3) コントラスト強調回路

露出不足の写真のような、コントラストの少ない画像からコントラストの多い、見易い画像を生成する画像処理である。カラー256階調(8bit)を横軸として、原画像のヒストグラム分布を求める。このヒストグラムを平坦化処理することにより、効率の良いコントラスト強調が出来る。

3. コンフィギュレーション回路⁴⁾

試作した画像処理ボードをFig.1に示す。使用したFPGAはAltera社のCyclone (EP1C6Q240C6, FPGA1)とStratix (EP1S10B672C6, FPGA2)と呼ばれるもので、いずれもSRAMタイプのものであるため、システムの電源オン時にコンフィギュレーションROMから、またはダウンロードケーブル経由で回路ファイルを読み込む必要がある。FPGA1のコンフィギュレーションは、後者の方針、すなわち制御PCとつなないだダウンロードケーブル(Altera社ByteBlaster)を介して回路ファイルをダウンロードすることにより行った。

FPGA2のコンフィギュレーションは、FPGA1内に設計・配置したリコンフィギュレーション回路により行う。Fig.2にFPGA1とFPGA2の接続図を示す。コンフィギュレーション用のクロックDCLKはFig.1ボード上のメインクロックCK0(50MHz)を4分周して作り、12.5MHz、周期80nsである。Stratix (EP1S10B672C6, FPGA2)の場合、コンフィギュレーションデータは約450KBであるので、1回のコンフィギュレーションに要する時間は80ns×450KB=36msであった。

4. 処理の流れ

Visual C++ 6.0を用いて、次の連続の処理を行うプログラムを作成した。なお、電源オン直後の初期化状態では、FPGA1にPCI I/F回路とリコンフィギュレーション回路を書き込んでおく。




Fig.1 試作した画像処理ボード

- (1) PCI I/F回路を使い、PCからFPGA1のローカルメモリ(SRAM)に3つの画像処理回路ファイルを転送
- (2) FPGA1のリコンフィギュレーション回路でFPGA2にコントラスト強調回路を書き込み
- (3) 原画像データをPCのメインメモリからPCI I/F経由でFPGA2のローカルメモリに書き込み
- (4) コントラスト強調処理
- (5) FPGA1のリコンフィギュレーション回路でFPGA2にノイズ除去回路を書き込み
- (6) ノイズ除去処理
- (7) FPGA1のリコンフィギュレーション回路でFPGA2に輪郭抽出回路を書き込み
- (8) 輪郭抽出処理
- (9) FPGA2のローカルメモリ上の処理済画像データをPCI I/F経由でPCのメインメモリに読み込み

5. まとめ

FPGAを2個搭載した画像処理ボードで、一方のFPGAで他方のFPGAのコンフィギュレーションを制御し、後者上の画像処理回路をダイナミックに書き換えることにより、原画像に対し、コントラスト強調、ノイズ除去、輪郭抽出の3つの画像処理を連続的に行うことができた。今後は、リコンフィギュラブル・ロジックの考え方を発展させ、画像処理メニューの拡充、高速化のため各回路の最適化等を行っていく。

参考文献

- 1) 玉真昭男他, "リコンフィギュラブル・ロジックを用いたリアルタイム画像処理ボードの試作", 静岡理工科大学紀要, 6 (1997), 103-117.
- 2) 玉真昭男他, "画像処理回路ボードの試作と動的再構成実験", 静岡理工科大学紀要, 8(2000), 99-109.
- 3) 八木伸行他, 「C原語で学ぶ実践画像処理」, 1996, オーム社.
- 4) 「Stratixデバイスハンドブック」, 2004, アルテラ社




Fig.2 FPGA1とFPGA2の接続図