WEKO3
アイテム
並列回路シミュレーションマシンのプロトタイプ
https://ipsj.ixsq.nii.ac.jp/records/15092
https://ipsj.ixsq.nii.ac.jp/records/15092ba3d3d08-2f1f-4ed4-acb1-072e6a83a257
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-JNL3102013.pdf (753.5 kB)
|
Copyright (c) 1990 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Journal(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1990-02-15 | |||||||
| タイトル | ||||||||
| タイトル | 並列回路シミュレーションマシンのプロトタイプ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Prototype Multiprocessor System for Modular Circuit Simulation | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 論文 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| その他タイトル | ||||||||
| その他のタイトル | 分散・並列処理 | |||||||
| 著者所属 | ||||||||
| 日本電気（株）C&Cシステム研究所 | ||||||||
| 著者所属 | ||||||||
| 日本電気（株）超LSICAD技術本部 | ||||||||
| 著者所属 | ||||||||
| 日本電気（株）超LSICAD技術本部 | ||||||||
| 著者所属 | ||||||||
| 日本電気（株）超LSICAD技術本部 | ||||||||
| 著者所属 | ||||||||
| 日本電気（株）C&Cシステム研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| C&C System Laboratories, NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| VLSI CAD Engineering Division, NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| VLSI CAD Engineering Division, NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| VLSI CAD Engineering Division, NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| C&C System Laboratories, NEC Corporation | ||||||||
| 著者名 |
中田, 登志之
× 中田, 登志之
|
|||||||
| 著者名(英) |
Toshiyuki, Nakata
× Toshiyuki, Nakata
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 回路シミュレーションを並列に実行するアルゴリズム ならびにアーキテクチャについて述べる.本システムでは モジュール分割法に基づいて シミュレーションの対象となる回路を非線形素子を含む複数個の部分回路群と部分回路群を結合する接続回路網とに分け 部分回路ごとの計算と全体の接続回路網の計算を収束するまで交互に繰り返す.回路シミュレーションの90%以上の演算量を占める部分回路群におけるモデル評価ならびに行列演算は 各部分回路ごとに独立に演算可能である.一方接続回路網の行列演算は逐次的な処理となるが 全体の計算量から比べると高々1-2%に過ぎない.したがって 全体としては数十台程度のプロセッサを用いた並列処理が実現可能である.今回実際に4台構成のプロトタイプ・システムを作成した.プロトタイプでは4台のMC6m20をそれぞれ 4MBのメモリに結合したものをさらにグローバルバスで結合し メモリの構成方式としては分散共有メモリ方式を採用した.500トランジスタの疑似SRAMの回路のシミュレーションを実行したところ 4台実行時に1台のときと比べて3.9倍と高い並列性を得た. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN00116647 | |||||||
| 書誌情報 |
情報処理学会論文誌 巻 31, 号 2, p. 288-296, 発行日 1990-02-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7764 | |||||||
