

ホログラフィを用いた三次元流速計測専用計算システム Special Purpose Computer for Digital Holographic PTV

増田 信之* 伊藤 智義* 佐竹 信一† 功刀 資彰‡ 佐藤 一穂§
Nobuyuki Masuda Tomoyoshi Ito Shin-ichi Satake Tomoaki Kunugi Kazuho Sato

1. まえがき

流れ現象の解明と制御は、科学技術の発展において様々な面で必要とされる重要な技術である。流体中のトレーサ粒子の追跡、および個々の粒子像を意識した流れの解析手法をPTV (Particle Tracking Velocimetry: 粒子追跡法)と呼ぶ。本研究では、このPTVにデジタルホログラフィ技術を応用させたDHPTV (Digital Holographic PTV)という技術に注目する。DHPTVはホログラフィをPTVに適用することによって、奥行きが広い三次元測定や非常に多くの粒子像の同時撮影などを可能とする技術である[1]。

DHPTVにおいて、撮影したホログラムから再生像を得る計算にかかる時間は、ホログラム撮影にかかる時間に対して、膨大である。その問題を解決するために、本研究室ではこの計算処理を高速に行うための専用計算機の開発を行っている[2, 3]。

さらなる高速化のために、システムに使用しているFPGA(Field Programmable Gate Array)を最新のものに変更し、さらにPCとの通信にPCI Expressバスを使用することでシステム全体の性能を向上させた。

2. デジタル・ホログラフィック PTV 専用計算機

本研究では図1に示す光学系をデジタルホログラフィ再生の対象とする。




図1: 計算対象とする光学系

ホログラムによる再生像は、光の回折によって得られ、フレネル-キルヒホッフ回折積分式を基にフレネル近似を行い、次のように再生計算式を導くことができる。

$$\phi(x_i, y_i) = \int_{-\frac{N}{2}}^{\frac{N}{2}} \int_{-\frac{N}{2}}^{\frac{N}{2}} I(x_\alpha, y_\alpha) g(x_i - x_\alpha, y_i - y_\alpha) dx_\alpha dy_\alpha \quad (1)$$

*千葉大学大学院工学研究科

†東京理科大学基礎工学部

‡京都大学工学系研究科

§豊田自動織機

ただし $g(x_i - x_\alpha, y_i - y_\alpha)$ は、

$$g(x_i - x_\alpha, y_i - y_\alpha) = \frac{\exp(ikz_i)}{i\lambda z_i} \exp\left[\frac{ik}{2z_i} \{x_{i\alpha}^2 + y_{i\alpha}^2\}\right] \quad (2)$$

とする。ここで、 $\phi(x_i, y_i)$ は再生空間の強度、 x_i, y_i, z_i は再生空間内の座標、 $I(x_\alpha, y_\alpha)$ はホログラム面上の光の強度、 λ は光の波長、 k は $k = \frac{2\pi}{\lambda}$ で表される光の波数、 x_α, y_α はホログラム面上の座標、 $x_{i\alpha}$ は $x_i - x_\alpha$ 、 $y_{i\alpha}$ は $y_i - y_\alpha$ 、 i は虚数単位、 N はホログラム面と再生面の縦と横のピクセル数を表す。

式(1)は二次元の畳込積分の形になっており、フーリエ変換を行うと、

$$\Phi(n, m) = \hat{I}(n, m) G(n, m) \quad (3)$$

となる。ここで、 $\Phi(n, m)$ は $\phi(x_i, y_i)$ のフーリエ変換、 $\hat{I}(n, m)$ は $I(x_\alpha, y_\alpha)$ のフーリエ変換、 $G(n, m)$ は $g(x_{i\alpha}, y_{i\alpha})$ のフーリエ変換であり、以下のように表される。

ホログラムからの再生計算アルゴリズムとしてまとめると以下ようになる。

1. ホログラム $I(x_\alpha, y_\alpha)$ のフーリエ変換 $\hat{I}(n, m)$ を求める
2. $G(n, m)$ を求める
3. $\hat{I}(n, m)$ と $G(n, m)$ との積 $\Phi(n, m)$ を求める
4. $\Phi(n, m)$ の逆フーリエ変換 $\phi(x_i, y_i)$ を求める
5. z_i の値を変更してから2~4の手順を繰り返し、空間全体の $\phi(x_i, y_i, z_i)$ を求める

3. FFT-HORN システム

従来、専用計算機システムFFT-HORNは、本研究室で開発したHORN-5ボード[4]を用いて実現されてきていた。このボードには通信用FPGAとしてXilinx社のXC2V1000(100万ゲート)が1チップ、論理用FPGAとしてXilinx社のXC2VP70(700万ゲート)が4チップ、DDR-SDRAMが4モジュール搭載されている。回路設計には、ハードウェア記述言語のVHDLを使用した。

DHPTV専用計算機FFT-HORNの計算パイプラインを図2に示す。計算部は、マルチプレクサで配線を切り替えながら5つのステージに分けて計算を行う。2次元フーリエ変換は、1次元フーリエ変換を横方向および縦方向に行うことによって計算する。この専用計算機は133.3MHzで動作し、HORN-5ボード一枚(計算用FPGA4個)で市販のPC(Intel Core2Duo 3.0GHz)の約14倍の計算速度を実現している。




図 2: FFT-HORN の計算パイプライン

4. Vertex-6 評価基板 ML605

今回は更なる高速化を計るために、新しいFPGAボードに変更することにした。使用したボードは、Xilinx社製のVertex-6評価基板ML605である(図3)。このボードには通信用及び論理用FPGAとして、Xilinx社のFPGA、Vertex-6 XC6VLX240Tが搭載されており、また、外部メモリとして512MBのDDR3 SODIMMが搭載されている。

このボードには、PCとの通信を専用に行うFPGAは搭載されていないが、通信用及び論理用FPGAはHORN-5ボードの論理用FPGAの約3倍の回路規模を持つため、計算パイプラインの並列に搭載することも可能である。

また、PCの通信はPCI Expressバスを使用すること出来、ピーク性能では約8倍のデータ転送能力を持つことになる。




図 3: Vertex-6 評価基板 ML605

5. Performance

まず、2本の計算パイプライン、DDR-SDRAMの制御回路、PCI Expressバスの制御回路を実装するためのVHDLソースを作成し、シミュレーションでの動作検証を行った。論理合成にはXilinx社のISE 11.3を使用した。FPGAの使用率は約40%となった。また、最大動作周波数は約200MHzとなった。計算パイプラインをさらに増やすことも可能であるが、外部RAMとの通信がボ

トルネックとなるため2本のパイプラインを実装することにした。

6. まとめと今後の課題

新しいFPGAボードに実装するための回路作成に成功した。このシステムを用いることで、汎用PCによるソフトウェア計算に比べて最大で8倍の計算速度を得ることが予想される。現在、実機に実装しデバッグを行っている状態である。

今後はボード1枚でのパフォーマンスを検証し、さらなる高速化のために複数枚のボードの並列化や既存並列専用計算機システムとの統合を考えている。

7. 謝辞

本研究の一部は、科学研究費補助金基盤研究(C)(課題番号20500048)による。

参考文献

- [1] Shin-ichi Satake *et al.* Opt. Review, Vol.11, No.3, pp.162-164 (2004)
- [2] N. Masuda *et al.* Opt. Express, 14, 587-592 (2006)
- [3] Yukio Abe *et al.* Opt. Express, Vol.16, pp.7686-7692 (2008)
- [4] T. Ito *et al.* Opt. Express, 13, pp.1923-1932(2005)