WEKO3
アイテム
プロトコル高速処理装置により高性能化をはかったLAN用通信制御装置の一構成法
https://ipsj.ixsq.nii.ac.jp/records/14743
https://ipsj.ixsq.nii.ac.jp/records/14743392704f5-6f92-420e-b3e4-bd27afe60861
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-JNL3302014.pdf (787.3 kB)
|
Copyright (c) 1992 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Journal(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1992-02-15 | |||||||
| タイトル | ||||||||
| タイトル | プロトコル高速処理装置により高性能化をはかったLAN用通信制御装置の一構成法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A LAN Communication Adapter with the High Speed Protocol Processor | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 論文 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| その他タイトル | ||||||||
| その他のタイトル | ネットワーク | |||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi, Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi, Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi, Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi, Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi, Ltd | ||||||||
| 著者名 |
平田, 哲彦
× 平田, 哲彦
|
|||||||
| 著者名(英) |
Tetsuhiko, Hirata
× Tetsuhiko, Hirata
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 光伝送技術の発達によるLAN伝送速度の高速化に伴い 通信制御処理の高速化が求められている本論文では 国際標準であるOSI通信プロトコルのレイヤ4以下を対象に 高速LAN用通信制御装置の構成方式の提案と 試作システムによる実験的評価結果を述べる提案方式の特徴は (1)プロトコル高速処理装置によるOSI通信プロトコルの高速処理 (2)マルチプロセッサ構成による計算機本体インタフェース部 プロトコル処理部 LAN-LSI ドライバ部のパイプライン処理 (3)プロセッサ間FIFOによるマルチプロセッサ構成時のプロセッサ間オーバヘッドの削減 にある提案方式をFDDIに適用した実験システムを構築し 評価した結果 (1)計算機本体と通信制御装置間のデータコピーを行うDMAの性能が16MB/秒のとき 伝送速度に対する実効スループット率が06程度であること (2)プロトコル高速処理装置の導入により データコピー時間や伝送時間を除く通信制御処理時間中に占める通信プロトコル処理時間の割合が3割弱に低減できること (3)プロトコル高速処理装置によって通信プロトコル処理時間を低減した結果 通信制御処理時間の7割以上が計算機本体インタフェース処理やLAN-LSI ドライバ処理となり 各々に汎用マイクロプロセッサを配置し マルチプロセッサ構成とした提案方式が有効であること の3点を明らかにした | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN00116647 | |||||||
| 書誌情報 |
情報処理学会論文誌 巻 33, 号 2, p. 234-242, 発行日 1992-02-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7764 | |||||||
