並列推論マシンPIM/iプロセッサの設計

• Item type: Journal(1)
• 公開日: 1992-03-15
• タイトル: 並列推論マシンPIM/iプロセッサの設計
• タイトル / 言語: en
• タイトル: Design of the Parallel Inference Machine PIM/i Processor
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特集：並列処理
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: 並列推論マシン
• 著者所属: 沖電気工業（株）総合システム研究所
• 著者所属: 沖電気工業（株）総合システム研究所
• 著者所属: 沖電気工業（株）総合システム研究所
• 著者所属(英): en
• 著者所属(英): Systems Laboratories, Oki Electric Industry Co, Ltd
• 著者所属(英): en
• 著者所属(英): Systems Laboratories, Oki Electric Industry Co, Ltd
• 著者所属(英): en
• 著者所属(英): Systems Laboratories, Oki Electric Industry Co, Ltd
• 著者名: 佐藤, 正俊; 武田, 浩一; 大原, 輝彦
• 著者名(英): Masatoshi, Sato; Koichi, Takeda; Teruhiko, Oohara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年 知識情報処理の重要性が指摘されるに従い システムの基盤として論理型言語指向の推論マシンが注目され始めている推論マシンのアーキテクチャは 特殊目的の専用マシンでなく汎用的なマシンと位置付けられ コンパイラ技術の向上やRISC指向の流れとあいまって コンパイラによる最適化を重視した汎用的なアーキテクチャを基に実現される方向にある本論文では 知識情報処理を実現する言語として選択した並行論理型言語KL1の特徴を基に RISCアーキテクチャをベースにLIWを融合し 分岐処理の影響を少なくするアーキテクチャを提案するこのアーキテクチャの特徴は LIWの空間並列性を導入し パイプラインの時間並列性中の分岐処理によって影響を受ける部分を減らすことで KL1のような分岐頻度の高い言語の分岐処理の影響を最小限に抑える点であるこのアーキテクチャの実現には KL1の特徴である(1)KL1bの機能が低い (2)分岐距離が近い (3)分岐頻度が高いの3点を利用しているまた LIWはKL1と親和性が高く 分岐の影響である分岐命令数を実効的に減らすとともに複数操作同時実行率を上げる効果があった
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 33, 号 3, p. 278-287, 発行日 1992-03-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764