有限要素法係数行列生成プロセスの メニィコア環境における最適化

中島研吾^{†1†2} 成瀬 彰^{†3} 大島聡史^{†1†2} 塙 敏博^{†1} 片桐孝洋^{†1†2} 田浦健次朗^{†1}

有限要素法は偏微分方程式の数値解法として広く計算科学・工学分野で使用されている.係数行列生成プロセスは連 立一次方程式求解と並んで時間を要するプロセスである.本研究では,Intel Xeon Phi および NVIDIA Tesla K40 を対象 としてそれぞれの特性を生かした最適化を実施した.本稿では最適化の詳細と性能評価結果について述べる.

Optimization of matrix assembly process in FEM applications on manycore architectures

Kengo Nakajima^{†1†2} Akira Naruse^{†3} Satoshi Ohshima^{†1†2} Toshihiro Hanawa^{†1} Takahiro Katagiri^{†1†2} Kenjiro Taura^{†1}

Finite Element Method (FEM) is widely used for solving Partial Differential Equations (PDE) in various types of applications of computational science and engineering. Matrix assembly and sparse matrix solver are the most expensive processes in FEM procedures. In the present work, the matrix assembly process is optimized on Intel Xeon Phi and NVIDIA Tesla K40 based on features of each architecture. The paper describes details of optimization and results of performance evaluation.

1. はじめに

有限要素法に代表される偏微分方程式の数値解法におい て、最も計算時間を要するプロセスは大規模な疎行列を係 数行列とする連立一次方程式の求解であり、その最適化に 向けて様々な試みがなされてきた(例えば[1,2]).有限要 素法では、各要素における積分方程式から密な要素行列を 計算し、これを重ね合わせることによって疎な全体係数行 列を導出する.このような係数行列生成部(Matrix Assembly)は連立一次方程式求解部と比較してアプリケー ションに依存する部分も多く、計算プロセスの最適化に関 する研究は、これまであまり行われて来なかった.一般に、 係数行列生成のコストは連立一次方程式求解よりは少ない ものの、例えば非線形計算の場合には係数行列を反復のた びに計算し直す必要があり、できるだけ効率を高める工夫 が必要である.

近年,係数行列生成部の重要性が注目されつつある.例 えば 2015 年 3 月に開催された SIAM Conference on Computational Science and Engineering (SIAM CSE15) では Minisymposterium (Organized Poster Session) の一つとして

「Scalable Finite Element Assembly」が企画され、7件のポ スター発表があった〔3〕.また、著者等もGPU、マルチコ アプロセッサにおける有限要素法の行列生成プロセスの最 適化に関する研究を実施している〔4,5〕.著者等は科学技 術振興機構戦略的創造研究推進事業(CREST)「ポストペ タスケール高性能計算に資するシステムソフトウェア技術 の創出」の1プロジェクトとして実施されている 「ppOpen-HPC:自動チューニング機構を有するアプリケー ション開発・実行環境」[7,8]において有限要素法に代表 される様々な科学技術計算手法の各計算プロセスのマルチ コア,メニィコアアーキテクチャ向け最適化,ライブラリ 化と自動チューニング手法の適用に関する研究開発を実施 している.有限要素法の係数行列生成部もその対象の一つ であり,最適化と自動チューニング手法の検討が進められ ている.本研究及び先行研究[5,9]は、ppOpen-HPCにお ける有限要素法アプリケーション開発用フレームワークで ある ppOpen-APPL/FVM のフィージビリティスタディとし て実施したものである.

本論文では,以下,係数行列生成部の処理の概要とその 最適化,計算環境の概要,計算結果とその分析について紹 介する.ppOpen-HPC はメッセージパッシング (MPI) とプ ロセス内スレッド並列 (OpenMP) を組み合わせたハイブ リッド並列プログラミングモデルを基本としているが,本 研究では特に各計算ノード上でのスレッド並列化に着目し, MPI プロセス数を1として計算を実施した.

計算機環境としてはメニィコアアーキテクチャとして Intel Xeon Phi (MIC) [10] と NVIDIA Tesla K40 (K40) [11] を使用した.

2. 係数行列生成部の概要

2.1 対象アプリケーション

本研究で対象としているのは、GeoFEM プロジェクト

^{†1} 東京大学情報基盤センター

Information Technology Center, The University of Tokyo †2 科学技術振興機構 CREST

CREST, Japan Science and Technology Agency

^{†3} エヌビディア NVIDIA Corporation

[12,13,14] で開発された並列有限要素法アプリケーショ ンを元に整備した性能評価のためのベンチマークプログラ ム「GeoFEM/Cube」である.本ベンチマークは,三次元 弾性静解析問題(Cube 型モデル(図 1))に関する並列前 処理付き反復法による疎行列ソルバーの実行時性能 (GFLOPS 値)を様々な条件下で計測するものである.要

素タイプは三次元一次六面体要素(tri-linear)であり,各 要素8つの節点を有している.本研究では各六面体要素を 6個の三次元一次四面体要素に分割した場合の計算も実施 した.プログラムは全て OpenMP ディレクティヴを含む FORTRAN90および MPI で記述されている. GeoFEM で 採用されている局所分散データ構造[12]を使用しており, マルチカラー法等に基づくリオーダリング手法によりマル チコアプロセッサにおいて高い性能が発揮できるように最 適化されている.また,MPI, OpenMP, Hybrid (OpenMP +MPI)の全ての環境で稼動する.

三次元弾性静解析問題では係数行列が対称正定な疎行 列となることから,前処理を施した共役勾配法(Conjugate Gradient, CG)法によって連立一次方程式を解いている.

本来の GeoFEM/Cube ベンチマークでは前処理手法と して Symmetric Gauss Seidel (SGS) を使用しているが,本 研究では Block Diagonal Scaling 法[12,13]を使用しており, OpenMP 並列化した場合の前処理プロセスにおけるデータ 依存性を考慮する必要がないため,節点のリオーダリング は実施していない.また,三次元弾性問題では1節点あた り3つの自由度があるため,これらを1つのブロックとし て取り扱っている.係数行列はこのブロック型の特性を利 用したブロック CRS 形式 (Compressed Row Storage) によ って格納されている.

本研究では、N_x=N_y=N_z=128 とした場合について検討した.したがって、節点数=2,097,152(=128³)であり、要素数は、六面体:2,048,383(=127³)、四面体:12,290,298(=4×127³)である.



図 1 GeoFEM/Cube の解析対象(Cube モデル)

2.2 係数行列生成部

有限要素法では、要素毎に得られる積分方程式から導か れる密な要素行列を重ね合わせて疎な全体行列を生成する. 図2に示すような二次元一次四角形要素(bi-linear,双一次) では各要素の節点数が4であるので各節点の自由度数が1 であれば、要素行列は4×4の密行列となる.

図2の7番の節点は周囲の4要素(2,3,5,6番)から の寄与がある.したがって,係数行列生成のプロセスを OpenMP等でスレッド並列化した場合,ある節点に複数の 要素から同時にデータの書き込みが発生する場合がある. 要素行列の重ね合わせを実施する際にはマルチカラーオー ダリング等を使用してこのような同時書き込みの発生を回 避する方法が広く使用されている[3].図3は本研究にお ける行列生成部の処理の概要を示すものである.三次元一 次六面体要素を使用している場合は,要素あたりの節点数 は8であり,8×8の密な要素行列が生成される(実際は各 節点に3つの自由度があるため,要素行列は24×24となる). ループの構成としては一番外側が各要素に関するループ

(do icel= 1, ICELTOT, ICELTOT: 全要素数)である. その内側の二重ループ(do ie=1, 8, do je= 1, 8) は要素行列を生成するためのループであり,各要素の節点が8個あることに対応している.更にその内側にはガウスの積分公式に対応する三重ループ(do ipn/jpn/kpn =1, 8)がある.四面体要素の場合は,節点数は4であるため,図3に示す二重ループは(do ie=1, 4, do je= 1, 4) となる.また,要素内の積分は解析的に実施できるため,要素当りの計算量は六面体要素と比較して少ない.



図 2 要素行列の重ね合わせによる全体行列の生成



(六面体要素)

2.3 係数行列生成部の実装手法

図3に示す処理をまとめると以下の4つとなる:

- ① 各積分点におけるヤコビアン,形状関数導関数計算
- ② 要素行列成分の全体行列(疎行列)におけるアドレ ス探索
- ③ ガウス数値積分,要素行列成分計算
- ④ 要素行列成分の全体行列への加算



図 4 GeoFEM/Cube オリジナル実装(Original)の概要 (六面体要素)(COLORtot:要素色数(=8), col index(color):各色に含まれる要素数)

図4は、図3に示した処理内容を、上記①~④を考慮して 簡略化し、OpenMPによるスレッド並列化が適用されてい ると仮定した場合の六面体要素の場合の実装例の概略であ る.COLORtotはマルチカラーオーダリングの色数であり、 六面体要素の場合には8、四面体要素を適用した場合には 33~34程度となる.1つの節点を共有する要素数は六面体 要素の場合、ほとんどの節点で8となるが、四面体要素の 場合は24となる.配列col_index(icol)は各色に含ま れる要素数である.図4に示すようにオリジナル実装では、 これらの処理を要素毎に実施しており、特に②~④につい ては要素行列の各成分について個別に実施している.

各ループの中で,探索,ガウス積分,全体行列への加算 などの複雑な処理が繰り返し実施されるため計算効率が低 くなっている可能性がある.

係数行列生成部は連立一次方程式を解く線形ソルバー 部と同様に memory bound なプロセスであるが,要素単位 のローカルな計算が中心であり計算性能がでやすい一方で, グローバルな係数行列計算部分でのメモリスループットが 出にくい傾向があり,Fujitsu PRIMEHPC FX10 [15] 1ノー ド上では,対ピーク性能比,メモリスループットはそれぞ れ以下のようになっている [5]:

- 行列生成部:約15%,約20GB/sec
- 線形ソルバー:約5%,約60GB/sec

3. 計算機環境

本研究では以下の2種類の計算機環境を使用した:

- <u>MIC</u> : Intel Xeon Phi (Knights Corner)
- <u>K40</u> : NVIDIA Tesla K40

プログラムは Fortran90 で記述してあり, MIC では Intel Comliler (Ver.16) / Intel Parallel Studio XE 2016 を使用し, ノード内スレッド並列化には OpenMP を使用している. K40 では, PGI OpenACC Compiler (Ver.15.9), 及び CUDA (Ver 7.5) を使用している.表1に計算機環境の概要を示 す.本研究では,各環境において表1に示す1ソケットを 用いて計算を実施した.1.でも述べたように, MPI プロセ ス数を1とし,ソケット内を OpenMP (または OpenACC, CUDA) によりスレッド並列化したプログラムを実行して いる.表1に示すように MIC では最大 240 スレッドを使用 している.

表 1 各計算環境(1 ソケット)の概要

略称	MIC	K40	
名称	Intel Xeon Phi 5110P (Knights Corner)	NVIDIA Tesla K40	
動作周波数(GHz)	1.053	0.745	
コア数	60	2880	
使用スレッド数	240	-	
メモリ種別	GDDR5	GDDR5	
理論演算性能 (GFLOPS)	1,011	1,430	
主記憶容量 (GB)	8	12	
理論メモリ性能 (GB/sec.)	320	288	
STREAM Triad 性能 (GB/sec.) 〔16〕	159	218	
キャッシュ構成	L1:32KB/core L2:512KB/core	L1: 16-48KB/SM L2: 1.5MB/socket	
コンパイル オプション	-O3 -openmp -mmic -align array64byte	-O3 –acc –ta=tesla,c35,loadcach e:L1	

4. Intel Xeon Phi における最適化

4.1 最適化の概要

有限要素法における疎な係数行列は要素毎に得られる 積分方程式から導出される要素行列に基づくものであり, アプリケーションへの依存性が強い.ppOpen-HPC 開発の 見地からはアプリケーション開発者の負担をできるだけ軽 減することが重要であり,疎行列計算に関わる上記②,④ の処理に関わる機能はできるだけ ppOpen-HPC で提供する ことが望ましい.①もライブラリとして提供が可能な機能 であるが,③は最もアプリケーションに最も依存する部分 であり,アプリケーション開発者自ら記述する必要がある.

③の部分を他と切り離す場合には,要素行列用配列(1 要素あたり4.61KByte (=24×24×8÷1,000))のため記憶容 量が必要である.また,②の部分を分離する場合には要素 行列各成分の疎行列におけるアドレスを記憶するための配 列に要素あたり256Byte が必要である.これらの配列はス レッド並列化を実施する場合には,各スレッドにおいて別 途必要となる.したがって,これらの配列を全要素につい て記憶することは非現実的であり、100 個以下の要素によるブロックを形成し、ブロック毎に計算を実施するのが適切である.

```
      !$omp parallel (…)

      do color= 1, COLORtot

      !$omp do

      do ip= 1, THREAD_num

      MBLK: calculated by (col_index, color, thread#)

      do ip= 1, NBLK

      do blk= 1, BLKSIZ

      icel: calculated by (col_index, ib, blk)

      !$omp sind

      do ie= 1, 8: do je= 1, 8

      do blk= 1, BLKSIZ

      icel: calculated by (col_index, ib, blk)

      !$omp sind

      do blk= 1, BLKSIZ

      icel: calculated by (col_index, ib, blk)

      enddo

      enddo

      do ie= 1, 8: do je= 1, 8

      enddo

      enddo
```

図 5 Type-A 実装の概要(六面体要素)(COLORtot:要素色数(=8), THREAD_NUM:スレッド数(=240), 要素 色数(=8), col_index(color):各色に含まれる要素数, NBLK:要素ブロック総数, BLKSIZ:要素ブロックサイズ, icel:要素番号)

```
      !$omp_parallel (...)

      do color= 1, COLORtot

      !$omp_do

      do ip= 1, THREAD_num

      NBLK: calculated by (col_index, color, thread#)

      do ip= 1, NBLK

      do blk= 1, BLKSIZ

      icel: calculated by (col_index, ib, blk)

      !$omp_simd

      do ie= 1, 8; do je= 1, 8

      do ie= 1, 8; do je= 1, 8

      enddo:
      enddo

      enddo
      enddo

      enddo
      enddo

      do ie= 1, 8; do je= 1, 8

      /@ blk= 1, BLKSIZ

      do ie= 1, 8; do je= 1, 8

      do ie= 1, 8; do je= 1, 8

      do ie= 1, 8; do je= 1, 8
```

図 6 Type-B 実装の概要 (六面体要素) (COLORtot:要素色数 (=8), col_index(color):各色に含まれる要素数, THREAD_NUM:スレッド数 (=240), NBLK:要素ブロック総数, BLKSIZ:要素ブロックサイズ, icel:要素番号)

以上を考慮して,図5,図6に示すような実装(Type-A, Type-B)を試みる. ここで BLKSIZ は各ブロックに含まれ る要素数, NBLK は各色,各スレッド内の要素ブロックの 総数である.

Type-A (図 5)

- 図 3 に示した①~④の処理のうち、②、①+③、④を 分離して、3つのループとする。
- 疎行列アドレス記憶用配列,要素行列用配列のための

追加の記憶容量が必要である.

Type-B (図 6)

- 図 3 に示した①~④の処理のうち、②、①+③+④を 分離して、2つのループとする。
- ・ 疎行列アドレス記憶用配列のための追加の記憶容量が 必要である.要素行列用配列の記憶は不要である.

両者のうち,アプリケーション開発者の負担の少ないのは Type-A である.図5に示す②と④の計算を実施しているル ープは分離してライブラリ化することが可能である.先行 研究[5]では,doip=1,THREAD_numの前に!omp paralleldoディレクティヴを挿入していたが,OpenMP スレッド生成・消滅のオーバーヘッドを回避するために, 図5,図6のようにdoicol=1,NCOLORtotの前に!omp parallelディレクティヴを挿入する実装に変更した.

OpenMP 4.0 から、プログラム中で!\$omp simd ディレ クティヴを使って明示的にベクトル化、SIMD 化を有効に することが可能となった [17]. 本研究では、図 4~6 に示 すように、要素行列に関連する二重ループ (do ie=1, m_e, do je= 1, m_e, m_eは各要素の節点数)の前に!\$omp simd を挿入している. MIC では SIMD 幅が 512bit であるため 64bit の倍精度実数におけるベクトル長は 8 となる.

4.2 計算ケース

表2に計算ケースを示す. ここでは:

- 要素 (六面体,四面体)
- 実装タイプ (オリジナル, Type-A, Type-B)
- !\$omp simd の有無

を考慮して計算ケースを設定している. Hex/Tet-A1, A2, B1, B2 では図 5~6 に示す要素ブロックサイズをパラメータと して計算を実施した.

ケース名	要素タイプ	実装タイプ	SIMD 指示行
Hex-O1		オリジナル	無し
Hex-O2		(図 4)	有り
Hex-A1	六面体	Type-A (⊠ 5)	無し
Hex-A2			有り
Hex-B1		Type-B	無し
Hex-B2		(図 6)	有り
Tet-O1		オリジナル	無し
Tet-O2	四面体	(図 4)	有り
Tet-A1		Type-A	無し
Tet-A2		(図 5)	有り
Tet-B1		Туре-В (図 6)	無し
Tet-B2			有り

表2 計算ケース (MIC)

4.3 計算結果

図7及び図8は六面体要素,四面体要素について,要素 ブロックサイズをパラメータとして計算を実施した場合の 計算結果(計算時間)である.

六面体要素については,先行研究でも示した通り,!\$omp simd を挿入しない場合は,オリジナル実装(Hex-O1)と Type-B(Hex-B1)の性能はほぼ同じであり,Type-A (Hex-A1)の性能はそれより40%程度高い.!\$omp simd の挿入によって更に性能は向上し,Hex-A2の最大性能は Hex-O1よりも77%高くなっている.要素ブロックサイズ の影響は小さいが,!\$omp simdを挿入した場合(Hex-A2, Hex-B2)は,要素ブロックサイズが16より大きい場合に 性能が低下している.

全てのケース (Hex-O, Hex-A, Hex-B) において!\$omp simd 挿入により性能が向上している. 先行研究 [5] にお いては, Intel コンパイラ特有のベクトル化/SIMD 化ディ レクティヴである!dir\$ simd の適用を試みたが却って性 能が低下し,計算時間が 1.3 倍~1.7 倍となっていた. Hex-A2 と Hex-B2 は要素ブロックサイズが 16 より小さい 場合はほぼ同じ性能であり, !\$omp simd 挿入により Type-A と Type-B の差異は解消されている.



図 7 GeoFEM/Cube 計算結果,係数行列生成部計算時間 (六面体要素)

四面体要素については、傾向が六面体要素の場合と非常 に異なっている.まず、全般的に Type-B の方が Type-A と 比較して性能が高い.四面体要素では、2.3 で述べた②(疎 行列アドレス探索)のコストの比率が六面体要素より高い. また、!\$omp simd 挿入の効果も六面体の場合と比較して 少ない.特に、Tet-O1→Tet-O2 ではディレクティヴ挿入に よって性能が大幅に低下している.Tet-B1→Tet-B2 では一 定の効果はあるものの、性能向上は 6%程度に留まってい る.四面体の場合、!\$omp simd を挿入するループの長さ は4 であるためベクトル化の効果が十分に得られていない 可能性がある.また六面体と比較して色数が増加している ため,同期のオーバーヘッドが増大している可能性がある [2].



図 8 GeoFEM/Cube 計算結果,係数行列生成部計算時間 (四面体要素)



図 9 GeoFEM/Cube 計算結果,係数行列生成部計算時間, 最適な要素ブロックサイズを選択した場合



図 10 GeoFEM/Cube 計算結果,係数行列生成部実行命 令数 (Intel Vtune [18] により測定),最適な要素ブロッ クサイズを選択した場合

Vol.2015-HPC-152 No.12 2015/12/17

図9は各ケースにおいて最良の性能を与える要素ブロッ クサイズにおける計算時間,図10は図9の各ケースにおけ る係数行列生成部の実行命令総数であり、Intel VTune [18] を使用して測定した.図10と図9は概ね相関しているが、 図9における Hex-A1⇒Hex-A2の!\$omp simd 挿入による 性能向上に対応した実行命令数の減少が見られない.一方 で Tet-B2 では大幅な実行命令数の減少が見られる.Vtune の測定毎の結果の変動もあり、今後の検討が必要である.

5. NVIDIA Tesla K40 における最適化

5.1 最適化の概要

GPU では、分割損が生じない(≒分割することで計算量 が増加しない)条件で,全体の処理を細かく分解したとき の最小の処理単位を,各 GPU スレッドに担当させる手法が 一般的である. 例えば, 配列の各成分の計算を, 分割損な く独立に実行できる場合は、各 GPU スレッドに配列の 1 成分の計算処理を担当させればよい. この場合は、隣接ス レッドは配列の隣接成分をアクセルすることが多く, GPU で高いメモリ性能を実現する条件であるコアレスアクセス 条件が自然と満たされる.一方,計算量を増加させないた め、各 GPU スレッドに複数の配列成分を担当させるのが良 い場合は、データレイアウトに注意する必要がある. 複数 の配列成分がメモリ上に連続的に配置されていると、例え ば AoS (Array of Structure) と呼ばれるデータレイアウトの ときはコアレスアクセス条件を満たせないことが多い.こ の場合、高い性能を得るにはデータレイアウトを SoA (Structure of Array) に変更する必要がある.

上記観点に基づき,処理①~④(図3)を,それぞれ別 個のGPUカーネルとして実行することを前提とし,各処理 における最適な並列化方法を思考する.説明の簡略化のた めの,ここでは六面体要素のみを対象とする.また,4.で も説明した通り,六面体要素の全てを同時に計算するのは, 処理間のデータ受け渡しに巨大な一時配列が必要となり現 実的でない.一方,六面体要素を1つずつ計算したのでは GPUリソースを有効に使えない.マルチコア CPU向けに 採用したブロッキングとは意味合いが異なるが,GPUでも BLKSIZ 個の六面体要素を同時に処理することを前提とし, それに伴い,処理間のデータ受け渡し配列のデータレイア ウトに関しても思考する.なお,思考結果の概要コードは 図 11 に示す通りである.

処理①では、六面体要素あたり 192 個の成分が計算され る. この 192 個の成分は、24 個の成分を最小単位として、 更に分割損ゼロで 8 組に分解可能であるが、ここでは 192 個の成分の計算をまとめて1つのGPUスレッドに担当させ る方針をとる (コード変更量を少なくするため).計算結果 が格納される一時配列は PNX, PNY, PNZ の3種で、この3 配列の六面体要素あたりの次元構成は (2,2,2,8) である. 配列への計算結果の書き込みがコアレスアクセス条件を満 たすよう,配列の次元構成は(BLKSIZ,2,2,2,8)とする.

処理②では、六面体要素あたり 64 個のアドレス(全体行 列のインデックス)が探索される.この 64 個のアドレスは それぞれ分割損なく探索可能なので、各アドレスの探索を 1 つの GPU スレッドに担当させる.探索結果を格納する一 時配列を IDX とすると、この配列の六面体要素あたりの次 元構成は(8,8)である.処理①の場合と同様に、配列への 計算結果の書き込みがコアレス条件を満たすことを考える と、処理①と②では GPU スレッドへの処理の割り当て方法 が異なるので、配列 IDX にとって最適な次元構成は (8,8,BLKSIZ)となる.

処理③では、六面体要素あたり 576 個の成分が計算され る. この 576 個の成分は、9 個の成分を最小単位として、 分割損ゼロで 64 組に分解可能である. 従って、9 個の成分 の計算を1つの GPU スレッドに担当させる.計算結果を格 納する一時配列を AXX とすると、この配列の六面体要素あ たりの次元構成は(8,8,9)である. コアレス条件を満たす ことを考えると、一時 配列 AXX の次元構成は (8,8,9,BLSIZ)が望ましい.

do I\$acc	ib= 1, NBLK
Sacc	loop gang vector
	do $b k=1$, BLKSIZ
	icel = blk + BLKSIZ * (ib-1)
	<(1)各積分点におけるヤコビアン、形状関数導関数計算>
	enddo
1\$acc	end parallel
Sacc	parallel
Sacc	loop gang
	do blk= 1. BLKSIZ
	icel = blk + BLKSIZ * (ib-1)
Isacc	loop collapse(2) vector
	do ie= 1. 8; do ie= 1. 8
	< ②要素行列成分の全体行列(疎行列)におけるアドレス探索+格納>
	enddo: enddo
	enddo
Isacc	end parallel
Sacc	parale
Sacc	loop gang
	do blk= 1. BLKSIZ
	icel = blk + BLKSIZ * (ib-1)
sacc.	loop collapse(2) vector
	do ie= 1, 8; do je= 1, 8
	<③ガウス数値積分.要素行列成分計算>
	enddo; enddo
	enddo
sacc.	end parallel
\$acc	parallel
\$acc	loop gang
	do blk= 1, BLKSIZ
	icel = blk + BLKSIZ * (ib-1)
sacc!	loop collapse(3) vector
	do ie= 1, 8; do je= 1, 8; do k= 1, 9
	<④要素行列成分の全体行列への加算>
	enddo; enddo; enddo
	enddo
Sacc.	end parallel
enc	obt

図 11 Type-G 実装の概要 (六面体要素, OpenACC) (NBLK: 要素ブロック総数, BLKSIZ: 要素ブロックサイズ)

処理④では、処理③で計算した成分を、処理②で探索し たアドレスに足し込む処理が行われる.より正確には、処 理②で探索した 64 個のアドレスのそれぞれを先頭アドレ スとして、処理③で計算された成分の内、それぞれ対応す る9 個の成分がアドレス連続で加算される.全体行列をA とすると、以下の擬似コードに示す通り、六面体要素あた り全体行列Aの 576 箇所に対して加算が行われる.

do ie=1,8; do je=1,8; do k=1,9 A(k,IDX(je, ie)) += AXX(je,ie,k,icel) enddo; enddo; enddo

処理①~③と異なり,書き込み先は一時配列ではなく, プログラム全体で使用される配列である.そのデータレイ アウト変更はプログラム全体に影響するため,安易には行 えない.そのため,全体行列のデータレイアウトはこのま まとし,全体行列への書き込みがコアレスアクセス条件を 満たすスレッド配置を選択する.具体的には,576 個の成 分のそれぞれに対して1GPUスレッドを割り当て,k軸方 向でスレッド番号が連続するスレッド配置である.この配 置方法でも,完全なコアレスアクセス状態を作り出すこと は出来ないが,連続9スレッドのメモリアクセスはコアレ スとなる.

5.2 OpenACC 実装

上記の考察結果に基づいて, OpenACC で GPU 対応した 擬似コードを図 11 に示す(Type-G 実装). この実装は, 図 4 のオリジナル実装をベースとしている. 開発の手順を以 下に示す.

- 1. (オリジナル実装から)カラーリングの取り外し,
- 2. 処理①~④の分離と一時配列の追加,
- 3. ブロッキングの適用
- 4. OpenACC ディレクティブの追加

なお、単純にカラーリングを外してしまうと正しい結果が 得られないため、全体行列の加算部分には Atomic 操作を使 って同時書き込みを回避している. OpenACC では atomic クローズを使って Atomic 操作が必要な箇所を簡単に指定 することができる. 擬似コードを以下に示す.

もちろん, GPU でもカラーリングを使って全体行列への同 時書き込みを回避する方法も有効である. Atomic 実装とカ ラーリング実装の性能差は後ほど考察する.

5.3 CUDA 実装

 CUDA 実装も 5.1 の考察結果に基づいて行った.以下,

 OpenACC 実装との違いを述べる.

 処理①: OpenACC 版では、1GPU スレッドあたり 192 個の成分の計算を担当させていたが(コード変更量を 少なくするため)、CUDA 版では 24 個に変更. それに 伴いコアレスアクセス条件を満たすデータ配置が変わ るので、一時配列 PNX、PNY、PNZ の次元構成を (2,2,2,8,BLKSIZ)に設定した.

- 処理②と③: OpenACC版では、スレッドブロックサイズ(スレッド数)を64とし、1つのスレッドブロックに1つの六面体要素を担当させていたため(コード変更量を少なくするため)、GPUリソース稼働率が若干低下していた. CUDA版では、スレッドブロックサイズを128とし、1つのスレッドブロックに2つの六面体要素を担当させることで、稼働率の低下を抑止する.
- 処理④: OpenACC版では、全体行列への書き込みがコ アレスになるようにスレッドを配置したため、処理③ の計算結果の読み込みがコアレスとならず、ロードの 効率が悪かった. CUDA版では、読み込み時と書き込 み時でスレッド配置を変更することで、読み込みと書 き込み、どちらもコアレスに近い条件で行えるように した.カーネル実行途中でスレッド配置を切り替える と、スレッド間でデータ交換が必要となるが、それに は shared memory を使用する.

5.4 四面体要素の実装

四面体要素は OpenACC+Atomic 版を実装した. 処理②と ③においては,六面体要素の場合,要素あたり 64 個の探 索・計算を独立に行うことができたが,四面体要素の場合 は,これが 16 個に減少する.六面体要素のときは,スレッ ドブロックサイズを 64 とし,1 つのスレッドブロックに1 つの六面体要素を担当させていた.四面体要素でこの方針 を採ると,スレッドブロックサイズは 16 となり,GPU の リソース稼働率が著しく低下する.著しい性能低下を回避 するため,スレッドブロックを 128 として,1 つのスレッ ドブロックに 8 個の四面体要素を担当させるように, OpenACC ディレクティブで簡単に指示できる構造にソー スコードを変更した.OpenACC 版には,GPU 内部構造に フィットさせるためのコード変更は入れないことを原則と していたが,ここだけは例外である.

5.5 性能測定と考察

以下の4タイプに関して性能測定を実施した:

- タイプG:
 六面体要素, OpenACC, Atomic 操作
- タイプ G_color: 六面体要素, OpenACC,

カラーリング

- ・ タイプ G_cuda: 六面体要素,<u>CUDA</u>,Atomic 操作
- ・ タイプ G_tetra: <u>四面体要素</u>, OpenACC, Atomic 操作

4つのタイプのそれぞれを3種ブロックサイズ(8K, 16K, 32K)で測定した結果を図12に示す.図13は、ブロックサ イズ 32K のときの時間内訳である.表3には、NVIDIA Visual Profiler で測定した、総メモリアクセス量とメモリバ ンド幅を示す(処理3)と④).



図 12 GPU 上での GeoFEM/Cube 計算結果,係数行列生成部計算時間(ブロックサイズと性能)



図 13 GPU 上での GeoFEM/Cube 計算結果,係数行列生 成部計算時間(ブロックサイズ 32K 時の処理①~④の時間)

表 3 処理③と④の総メモリアクセス量とメモリバンド幅 (NVIDIA Visual Profiler 測定値)

		G	G_color	G_cuda	G_tetra
£n mm⊙	総アクセス量(GB)	12.8	12.8	12.8	15.5
処理③	バンド幅 (GB/sec)	87.9	81.7	138.2	172.5
加패	総アクセス量 (GB)	26.8	37.9	26.3	38.3
処理(4)	バンド幅 (GB/sec)	111.7	98.7	120.1	114.9

以下に各パラメータの影響について考察を示す:

<u>ブロックサイズ</u>

図 12 より, どのタイプでもブロックサイズを大きくする ほど性能が向上する傾向が見てとれる. GPU 実装では, ブ ロックサイズとは各 GPU カーネルの処理量を意味する. 一 般的には, 処理量が多くなると並列性が増え, GPU 稼働率 を上げやすくなるので, 妥当な結果と言える.

<u>Atomic 版とカラーリング版</u>

Atomic 版 (タイプ G) とカラーリング版 (タイプ G_color) を比較すると, Atomic 版の方が速いという結果となった. 定性的には処理④で顕著な違いが生じるが, その処理④の 性能が Atomic 版の方が速いという結果である. やや意外な 結果であるが、原因は総メモリアクセス量の違いと推測される.表3を見ると、カラーリング版の総メモリアクセス 量は、Atomic版の1.4倍と多い.カラーリング版では、全 体行列への加算が同じ箇所に行われることがないため、キ ャッシュは効かない.Atomic版では全体行列への加算が同 じ箇所に行われることがあり、キャッシュが効いてメモリ アクセス量を削減できる可能性がある.実際、測定に使っ たTesla K40 (Kepler アーキテクチャ)はAtomic 操作をハ ードウェアサポートしており、L2キャッシュ上でAtomic 操作が行われる.Atomic 操作には処理オーバーヘッドがあ るが、そのマイナス分より、メモリアクセス量削減による プラス分が上回った結果と考えられる.

OpenACC版とCUDA版

OpenACC版(タイプG)とカラーリング版(タイプG_cuda)を比較すると、処理①~④の全て、CUDA版の性能が上回っている(図13).前述の通り、処理①~③にはOpenACC実装と比べてGPU稼働率を高める工夫が入っており、実際にプロファイラで稼働率が上がっていることが確認できている.処理④ではshared memoryを用いてコアレスアクセス比率を高めている.表3を見ると、処理④の実効メモリバンド幅は向上しているが、向上率は7%とわずかである.おそらくshared memory使用のオーバーヘッドと相殺されたと考えられる.

六面体版と四面体版

六面体版(タイプ G) と四面体版(タイプ G_tetra) は, 処理全体の時間はほぼ同等となったが,時間の内訳はかな り異なる結果となった(図 13).六面体版と比べ,四面体 版では,処理①と③の時間は減少,処理②と④の時間は増 加している.これは,六面体版と四面体版の特性の違いを 考えると概ね妥当な結果である.

前述の通り,四面体の場合は要素内積分を解析的に実施 できるため、その計算量が少ない. これが処理①の時間減 の理由である. 要素内の節点対数は 64 個から 16 個と 1/4 倍と減るが,要素数は6倍に増えるため,全体行列への総 加算回数は 1.5 倍に増える. 実際,表 3 を見ると,処理④ の総メモリアクセス量は、六面体から四面体で1.43倍増加 しており、これが処理④の時間増の原因と考えられる.処 理②のアドレス計算の回数は、全体行列への加算回数に比 例するので、これで処理②の時間増も説明がつく.処理③ は、加算回数の増加にともない総メモリ書き込み量は 1.5 倍増えるが、積分の減少により総メモリ読み込み量は4割 弱に減る.四面体の処理③は、総メモリアクセス量は増加 するものの、メモリの READ:WRITE 比率が 1:12 とほぼ WRITE 主体となる. 一般的に、メモリアクセスパターンが 単純なほど実効メモリバンド幅は上げやすいため、これに よって高い実効メモリバンド幅が実現でき,処理時間の短 縮に繋がっていると考えられる.

6. まとめ

本研究では、並列有限要素法による三次元弾性静解析ア プリケーションに基づく性能評価用ベンチマーク GeoFEM /Cube において、OpenMP によってマルチスレッド並列化 された係数行列生成部を元に、Intel Xeon Phi および NVIDIA Tesla K40 を対象としてそれぞれの特性を生かした 最適化を実施した.

表4は各最適化のベストケース(行列生成部計算時間) である. Intel Xeon Phi (MIC)に対しては、先行研究で提 案されたブロック化と OpenMP 4.0 からサポートされてい る機能である!\$omp simd ディレクティヴを使って明示的 にベクトル化, SIMD 化を適用することによって、オリジ ナル実装と比較して六面体において約 80%,四面体におい て約 6%の性能向上を得られた.

NVIDIA Kepler K40 (K40) については、まずオリジナル 実装に対して GPU に適した変数配置を適用し、OpenACC を使用したスレッド並列化を実施した.並列計算からカラ ーリングを取り除き、Atomic 操作を適用した実装では、 Tesla K40 (Kepler アーキテクチャ)によるハードウェアサ ポートの効果もあり、六面体において 33%の速度向上が得 られている.更に CUDA 化によってカラーリング適用の場 合と比較して 87%改善している.

		MIC	K40	
六面体	カラーリング	0.803	0.675	OpenACC
	Atomic	-	0.507	OpenACC
		-	0.362	CUDA
四面体	カラーリング	1.111	-	
	Atomic	-	0.520	

表 4 行列生成部計算時間の比較 (sec.)

MICとK40を比較すると、六面体のカラーリングを適用 した場合では、MIC:0.803秒(80.2GFLOPS(先行研究[5] の結果より推定))、K40:0.675秒(95.4GFLOPS(同))と 拮抗している.表1に示すハードウェアの性能を比較する と、ピーク演算性能、メモリバンド幅(STREAM Triad 性 能)でK40がそれぞれ約1.40倍上回っていることを考慮す ると、MICは健闘しているとも言えるが、MICにおいては 更に高い演算性能を引き出すために、ループ処理を単純化 し、ベクトル化、SIMD化を適用しやすくする必要がある. 現在の実装では図5、図6に示すように、確実に各スレッ ドにおける負荷を均等にするために、スレッドに対するル ープが陽に存在しており、そのための特別な配列も準備さ れている.図11に示すK40用の実装ではそのようなルー プが存在せず、よりシンプルな構造となっている.

また四面体では, MIC においては十分なベクトル長が得

られないため計算時間が六面体より長く,ベクトル化, SIMD 化の効果も少ない. K40 における Type-G 実装ではル ープ構造を変化させることによって六面体と比較して計算 時間を短縮していることから,同様の最適化が効果的であ ると考えられる.

本研究においては Tesla K40 (Kepler アーキテクチャ)に おける Atomic 操作のハードウェアサポートの効果が顕著 であった.実はカラーリングのプロセスは並列化が困難で あるため、MIC では係数行列生成部の 10 倍以上の計算時 間を要している.K40 ではホスト CPU でカラーリングを実 行しているため、この部分の負担は極めて小さい.MIC で も同様にホスト CPU に受け持たせることは考えるが、次世 代の Xeon Phi プロセッサである Knights Landing (KNL) へ の適用を考慮すると、カラーリング部の並列化も必須であ る.

参考文献

1) 中島研吾,前処理付きマルチスレッド並列疎行列ソルバー, 情報処理学会研究報告(HPC-139-6) (2013)

 中島研吾,拡張型 Sliced-ELL 行列格納手法に基づくメニィコ ア向け疎行列ソルバー,情報処理学会研究報告(HPC-147-3) (2014)

 SIAM Conference on Computational Science & Engineering 2015 (CSE 15), Salt Lake City, UT, USA, March 2015,

https://www.siam.org/meetings/cse15/

4) 大島聡史,林雅江,片桐孝洋,中島研吾,三次元有限要素法ア プリケーションにおける行列生成処理の CUDA 向け実装,情報処 理学会 研究報告(HPC-130-11)(2011)

5) 中島研吾,大島聡史,塙敏博,有限要素法係数行列生成プロ セスのマルチコア・メニィコア環境における最適化,情報処理学 会研究報告(HPC-146-22) (2014)

6) ppOpen-HPC:科学技術振興機構戦略的創造研究推進事業 (CREST)「ポストペタスケール高性能計算に資するシステムソフトウェア技術の創出:自動チューニング機構を有するアプリケーション開発・実行環境」,http://ppopenhpc.cc.u-tokyo.ac.jp/
7) 中島研吾,佐藤正樹,古村孝志,奥田洋司,岩下武史,阪口秀,自動チューニング機構を有するアプリケーション開発・実行環境 ppOpen-HPC,情報処理学会研究報告(HPC-130-44)(2011)
8) Nakajima, K., Satoh, M., Furumura, T., Okuda, H., Iwashita, T., Sakaguchi, H., Katagiri, T., Matsumoto, M., Ohshima, M., Jitsumoto, H., Arakawa, T., Mori, F., Kitayama, T., Ida, A., and Matsuo, M.Y., ppOpen-HPC: Open Source Infrastructure for Development and Execution of Large-Scale Scientific Applications on Post-Peta-Scale Supercomputers with Automatic Tuning (AT), Optimization in the Real World –Towards Solving Real-Worlds Optimization Problems, Mathematics for Industry 13, 15-35, Springer (2015)

9) 中島研吾, 片桐孝洋, 大島聡史, 塙敏博, ppOpen-APPL/FVM を使用した並列有限要素法アプリケーションの開発, 情報処理学 会研究報告(HPC-151-24) (2015)

10) Intel, http://www.intel.com/

11) NVIDIA, http://www.nvidia.com/

12) GeoFEM:並列有限要素法による固体地球シミュレーション

プラットフォーム, http://geofem.tokyo.rist.or.jp

13) Nakajima, K., Parallel Iterative Solvers of GeoFEM with Selective Blocking Preconditioning for Nonlinear Contact Problems on the Earth Simulator, ACM/IEEE Proceedings of SC2003, (2003)

14) 中島研吾,片桐孝洋,マルチコアプロセッサにおけるリオーダリング付き非構造格子向け前処理付反復法の性能,情報処理学

会研究報告(HPC-120-6)(2009)

- 15) 富士通, http://www.fujitsu.com/
- 16) STREAM, https://www.cs.virginia.edu/stream/
- 17) OpenMP, http://openmp.org/wp/
- 18) Intel VTune,

https://software.intel.com/en-us/intel-vtune-amplifier-xe