Item type |
SIG Technical Reports(1) |
公開日 |
2015-11-24 |
タイトル |
|
|
タイトル |
回路面積を考慮した不揮発性メモリ書き込み削減符号生成手法 |
タイトル |
|
|
言語 |
en |
|
タイトル |
A Circuit Area-Aware Bit-Write Reduction Code Generation for Non-Volatile Memories |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
プロセッサとメモリ |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
早稲田大学基幹理工学部情報通信学科 |
著者所属 |
|
|
|
早稲田大学大学院情報生産システム研究科 |
著者所属 |
|
|
|
早稲田大学基幹理工学部情報通信学科 |
著者所属 |
|
|
|
早稲田大学基幹理工学部情報通信学科 |
著者所属(英) |
|
|
|
en |
|
|
Dept. of Computer Science and Communications Engineering, Waseda University |
著者所属(英) |
|
|
|
en |
|
|
Graduate School of Infomation, Production and Systems, Waseda University |
著者所属(英) |
|
|
|
en |
|
|
Dept. of Computer Science and Communications Engineering, Waseda University |
著者所属(英) |
|
|
|
en |
|
|
Dept. of Computer Science and Communications Engineering, Waseda University |
著者名 |
多和田, 雅師
木村, 晋二
柳澤, 政生
戸川, 望
|
著者名(英) |
Masashi, Tawada
Shinji, Kimura
Masao, Yanagisawa
Nozomu, Togawa
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
近年,大容量の不揮発性メモリの実用化が進んでいる.不揮発性メモリはリーク電力が非常に小さい,電源が供給されていなくても情報を保持できるといった性質から次世代メモリとして注目されている.一方で,書き込みに大きなエネルギーを必要とする,書き込み回数に制限があるという問題がある.不揮発性メモリの書き込みに関する問題を解決する手法として,ビット反転の少ない符号を構成しメモリに符号語を書き込むことでピットレベルで書き込み量を削減する手法が存在する.符号によりピットレベルで書き込みを削減する手法はエンコーダ/デコーダ回路の面積が大きいという問題がある.エンコーダ/デコーダ回路の面積は情報として書き込む値と実際に不揮発性メモリのビットとして表現される符号語の割り当てによる.値と符号語の割り当て方からエンコーダ/デコーダ回路の面積を評価する式を推測する.面積評価式を使うことで近似的にピットレベルでの書き込み量を削減したまま回路面積が小さくなるような割り当てをする符号を構成する手法を提案する.提案手法により作成した符号のエンコーダ回路を設計し面積を評価する. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
Recently, due to low leakage power and non-volatility, the non-volatile memory technology has advanced remarkably. However, there are two potential problems. First, high energy is required in writing data to a non-volatile memory. Secondly, write-endurance of non-volatile memories is low. Bit-level write-reduction methods solve the above problems but their encoders/decoders' area are too much large. In this paper, we propose an area-aware bit-level write-reduction code generation algorithm to solve the above problems. We also propose an evaluation system to generate small-sized encoders. Experimental results confirm the efficiency of our encoder design. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
書誌情報 |
研究報告システムとLSIの設計技術(SLDM)
巻 2015-SLDM-173,
号 46,
p. 1-5,
発行日 2015-11-24
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |