FPGAテストのための耐ソフトエラーBIST

• Item type: SIG Technical Reports(1)
• 公開日: 2015-11-24
• タイトル: FPGAテストのための耐ソフトエラーBIST
• タイトル / 言語: en
• タイトル: Design of BIST with Soft Error Resilience for Testing FPGAs
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: テストと高信頼化
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 大分大学大学院工学研究科
• 著者所属: 大分大学大学院工学研究科
• 著者所属: 大分大学工学部
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Oita University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Oita University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Oita University
• 著者名: 上田, 大樹; 嶋津, 大地; 大竹, 哲史
• 著者名(英): Hiroki, Ueda; Daichi, Shimazu; Satoshi, Ohtake
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: フィールドプログラマブルゲートアレイ （FPGA） に実装された回路のテスト手法として，組み込み自己テスト （BISＴ） が利用される．一般に，テストパターン生成器には線形フィードバックシフトレジスタ （LFSR)，テスト応答解析器には多入カシグネチャレジスタ （MISR） が用いらる．ユーザ論理において，アプリケーションにより多くのロジックエレメントを使うことができるよう，ユーザメモリを使ってこれらを実装する方法が提案されている．しかし，テストパターン生成器や応答解析器に問題が発生した場合，正常なテストが行われず，結果としてユーザ回路に故障があると誤判定しかねない．特に，近年問題になっているソフトエラーは外部からの影響で発生する可能性があり，対策が必要である．代表的な FPGA では，ユーザ論理のコンフィグレーションメモリには巡回冗長符号検査 (CRC），ユーザメモリには誤り訂正検出符号 （ECC） などが対策として用意されているが，ユーザメモリを用いて LFSR，MISR を実装する方法では，備え付けのソフトエラー対策を用いることができないという問題がある．本稿ではこの問題を解決するため，ユーザメモリで実現する耐ソフトエラー LFSR および MISR を提案する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The built-in self-test (BIST) technique is used to test circuits programmed on field programmable gate arrays (FPGAs). In BIST, linear feedback shift registers (LFSRs) and multi input signature registers (MISRs) are generally used as test pattern generators and output response analyzers, respectively. To save logic elements of user logic, a method of implementation of LFSRs and MISRs using user memory has been proposed. In typical FPGAs, the configuration memory of user logic and user memory are protected by using cyclic redundancy check (CRC) and error correcting code (ECC), respectively. However, such a built-in soft-error resilience mechanism of the user memory cannot be utilized when shift registers, which are used in the configurations of LFSRs and MISRs, are configured on the user memory. In this paper, we propose an LFSR and a MISR configured using the user memory of an FPGA with soft-error resilience to solve this problem.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2015-SLDM-173, 号 41, p. 1-6, 発行日 2015-11-24
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会