SATソルバーを援用したカバレッジ駆動設計検証について

• Item type: SIG Technical Reports(1)
• 公開日: 2015-11-24
• タイトル: SATソルバーを援用したカバレッジ駆動設計検証について
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 探索と検証
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 島根大学総合理工学研究科
• 著者所属(英): en
• 著者所属(英): Shimane University
• 著者名: 浜口, 清治
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ハードウェアの設計検証は，依然，設計工程におけるボトルネックとなっており，より一層の自動化・高速化が必要となっている．レジスタトランファレベル設計に対する検証に関しては，主としてシミュレーションベースの手法が用いられており，近年では，各種のカバレッジ指標をターゲットとしたカバレッジ駆動検証が利用されている．特定の信号線にトグルを生成する入力パターンを見つけるために SAT ソルバを用いるとトグルカバレッジの改善は容易になるが，計算コストが増大する．本稿では，SAT ソルバーをランダムシミュレーションと組み合わせて使用した場合の効果について述べる．SAT ソルバを少数回利用すると単純なランダムシミュレーションではカバーすることが難しいトグル条件を効率的にカバーすることができることができることを示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Verification of logic design has been a long-standing bottleneck in the process of hardware design, where its automation and improvement of efficiency has demanding needs. Mainly simulation-based verification has been used for this purpose, and recently, coverage-driven verification has been widely used, of which target is improvement of some metric called coverage. To find input patterns which cause some toggles on each signal, a SAT solver could be used, but this is computationaly costly. In this report, we study the effect of combination of random simulation and usage of a SAT solver. The experimental results show that, in some designs, a small number of calls of a SAT solver can improve entire toggle coverage effectively, compared with simple random simulation.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2015-SLDM-173, 号 12, p. 1-6, 発行日 2015-11-24
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会