共有メモリ環境上でのタイルQR 分解の タイルサイズチューニング

鈴木 智博^{1,a)}

概要:高並列環境向きの行列分解アルゴリズムとして注目されているタイルアルゴリズムでは,問題サイ ズや実行環境に応じて適切なタイルサイズを選択することが非常に重要である.タイルサイズを小さくす ることで,並列環境に応じた数のタスクを生成できるので負荷分散が行えるが,データサイズの低下に伴 う L3 BLAS 性能の低下が起こる.つまり,環境に応じた十分な数のタスク数を供給しつつ,最大のタイル サイズを見つけることが求められる.今回,Agullo等が提案した枝刈り探索に,生成するタスク数の基準 を加えたものを使用してタイル QR 分解のタイルサイズチューニングを行った.共有メモリ環境上で行っ たチューニングの結果を報告する.

Tile Size Tuning for Tile QR Decomposition on Shared Memory Systems

Tomohiro Suzuki^{1,a)}

Abstract: The tile algorithms are attracting the HPC community's attention as the suitable method for a highly parallel environment. For this algorithm, it is important to select the appropriate tile size corresponding to a problem size and a run-time environment. With a smaller tile size, we can generate as many tasks as available parallel computing resources. However, it leads the performance decline of L3 BLAS routines in the implementation. The maximum tile size, which can provide the enough number of tasks is required. In order to select such tile size, we carried out the parameter tuning by using the criterion of the number of tasks in addition to the pruned search introduced by Agullo et al. In this report, we show the result of tile size tuning and the performance of the tile QR decomposition on the shared memory systems.

1. はじめに

さまざまな前処理に適用される行列分解は重要なアルゴ リズムであり,科学技術計算の大規模化,高速化の要請に 応えるために,高並列環境向きのアルゴリズムが求められ ている.我々はこれまでに QR 分解のタイルアルゴリズ ムをマルチコアシステムやそのクラスタシステムに実装し た[12].この実装は,OpenMP によるタスク並列プログラ ミングモデル,動的タスクスケジューリング [14] などの特 徴を持つ.

^{a)} stomo@yamanashi.ac.jp

行列分解に対するタイルアルゴリズムは,行列を小行列 に分割して処理することで細粒度のタスクを多数生成で きるので,高並列環境向けアルゴリズムとして研究されて いるが,問題サイズや実行環境に応じて適切なタイルサイ ズを選択することが非常に重要である.タイルサイズを小 さくすることで,並列環境に応じた数のタスクを生成でき るので負荷分散が行えるが,これは各タスクで扱われる データサイズが小さくなることを意味し,これに伴って L3 BLAS 性能の低下が起こる.タイルアルゴリズムの実行パ ラメータであるタイルサイズに関して,環境に応じた十分 な数のタスク数を供給しつつ,最大のタイルサイズを見付 けることが求められる.

Agullo 等は [1] で, タイルサイズと内部ブロック幅の チューニングに関する枝刈り探索を行った. これは, 行列

山梨大学大学院総合研究部工学域 Graduate School of Interdisciplinary Research, Division of Engineering, University of Yamanashi, Takeda 4-3-11, Kofu, Yamanashi 400-8511, Japan

IPSJ SIG Technical Report

Vol.2015-HPC-151 No.21

2015/10/1

分解ルーチンそのものを実行してパラメータの最適値を探 索するのではなく、アルゴリズム全体で支配的である1つ のタスクのみのチューニングを行い、これより得られた最 適パラメータ候補について行列分解ルーチンを実行し探索 を行うものである.

今回,パラメータ探索時間をさらに短縮するために,タ イルサイズに応じて変化するタスク数に着目し、タスク数 の指標を加えたチューニングを行った。共有メモリ環境 上で行ったタイル QR 分解のチューニングの結果を報告 する.

2. タイル QR 分解

QR 分解は数値線形代数計算において重要な役割を果 たす基本アルゴリズムであり、数値線形代数ライブラリ LAPACK[2] ではそのブロックアルゴリズム版が提供され ている.しかし、ブロックアルゴリズムは fork-join 型の 並列計算モデルに基づくため、マルチスレッド実行時には 原理上必ずストールするスレッドが発生するので高並列な 計算資源を高効率で利用することはできない。行列分解に 対するタイルアルゴリズム [3], [4], [7] は対象とする行列を 小行列(タイル)に分割し、1または2タイル毎に分解、 更新操作を行い、行列分解において細粒度のタスクを大量 に生成することが可能である. そのため, 高並列な計算資 源を有効に活用できる手法として近年注目されている.

 $m \times n \ (m \ge n)$ 行列 A の QR 分解は以下で定義される.

$$A = QR \tag{1}$$

ただし, Q は m×m 直交行列, R は m×n 上三角行列であ る.以下では、タイルサイズを b×b (正方タイル) とし、行列 Aは $p \times q$ 個のタイル A_{ij} (i = 0, ..., p-1, j = 0, ..., q-1) から成るものとする.ただし, $p = \lceil m/b \rceil, q = \lceil n/b \rceil$ で ある

行列を小行列に分割して処理するアイデアは、メモリ上 に配置できない規模の行列を扱う手法として, out-of-core 分解 [6], [9], [13] で採用された。out-of-core 分解では,主 メモリ上には分解または更新対象である小行列と、分解に よって生成される変換行列または更新に必要な変換行列 のみが配置される。それ以外の行列データはディスクに退 避することで大規模行列を扱うことを可能としている.ブ ロックアルゴリズムのパネル分解では、変換行列を生成す るために縦方向全体にわたるリダクション演算が必要であ るが、パネルを縦方向にタイル分割し、最上タイルとその 下のタイルとの updating QR 分解 [5] によってパネル分解 を複数のタスクに分割したことで必要なデータのみ主メモ リに配置する out-of-core 分解が可能となった.

タイルアルゴリズムでは大規模行列を扱うためでなく,多 数の細粒度タスクを生成するために行列を小行列に分割す る. 後続タイル更新はタイル QR 分解において支配的であ

り、かつ高いデータ並列性を持つ、このため、マルチコア、 メニーコアなど近年の高並列環境向きのアルゴリズムとし て注目されている.操作対象以外のデータをディスクでは なく他のノードのメモリ上に配置することで, out-of-core 分解の手法はクラスタ環境に容易に適用できる. タイルア ルゴリズムも同様にクラスタ環境への適用は容易である。

2.1 タイル QR 分解のカーネル

タイル QR 分解は以下の4つの基本計算(カーネル)で 構成される.行列の上から下を"i方向",左から右を"j 方向", i, i に垂直な方向(右手系)を"k方向"として, タイル QR 分解のカーネル実行には 3 方向の依存関係が 存在する.

• GEQRT : 対角タイル A_{kk} $(k = 0, \dots, q-1)$ のブロック QR 分解を行ない,上三角行列 R_{kk} を生成する. 直交 変換は, compact WY 表現 [10] により, 単位下三角行 列 V_{kk} とブロック上三角行列 T_{kk} に格納されるので、 陽には現れない。各小行列の関係を以下に示す。

$$R_{kk} \leftarrow \left(I - V_{kk} T_{kk}^{\mathrm{T}} V_{kk}^{\mathrm{T}}\right) A_{kk}$$

 R_{kk} , V_{kk} は A_{kk} の領域に上書きされる (ただし, V_{kk} の対角要素1は保存しない). T_{kk} を保存するために 別の領域が必要である.このカーネルは k 方向に依存 性があり,同一タイル上の k-1 ステップまでのすべ ての更新カーネル(SSRFB)が終了していなければ実 行できない.

 ■ TSQRT: 上三角行列 R_{kk} (k = 0,...,q-1) とその下方 向にあるタイル A_{ik} ($0 \le k < i < p$) の組に対してブ ロック QR 分解を行い, Rkk を更新する. 直交変換は 正方行列 V_{ik}, ブロック上三角行列 T_{ik} に格納される. 各小行列の関係を以下に示す.

$$\begin{bmatrix} R_{kk} \\ 0 \end{bmatrix} \leftarrow \begin{bmatrix} I - \begin{bmatrix} I \\ V_{ik} \end{bmatrix} T_{ik}^{\mathrm{T}} \begin{bmatrix} I & V_{ik}^{T} \end{bmatrix} \begin{bmatrix} R_{kk} \\ A_{ik} \end{bmatrix}$$

変換行列 V_{ik} は A_{ik} の領域に上書きされ,T_{ik} は別に 確保した領域に保存される. このカーネルは i 方向, k 方向に依存性がある. つまり, A_{ik} における k-1 ス テップまでのすべての更新カーネル (SSRFB) と, A_{ik} より上のタイルでの分解カーネル (GEQRT, TSQRT) が 終了していなければ実行できない.

• LARFB: GEQRT によって生成された変換行列 V_{kk}, T_{kk} をその右側タイル A_{kj} ($0 \le k < j < q$) に以下のよう に適用する.

$$A_{kj} \leftarrow (I - V_{kk} T_{kk}^{\mathrm{T}} V_{kk}^{T}) A_{kj}$$

このカーネルは j 方向, k 方向に依存性がある. つま り, *k*-1 ステップまでの *A*_{ik} におけるすべての更新 カーネル (SSRFB) と, V_{kk} , T_{kk} を生成する分解カー IPSJ SIG Technical Report

ネル(GEQRT)が終了していなければ実行できない. ただし,同一タイル行の LARFB は並列に実行できる.

 SSRFB: TSQRT によって生成された変換行列 V_{ik}, T_{ik} をその右側タイル A_{kj}, A_{ij} (0 ≤ k < i < p, 0 ≤ k < j < q) に以下のように適用する.

 $\begin{bmatrix} A_{kj} \\ A_{ij} \end{bmatrix} \leftarrow \begin{bmatrix} I - \begin{bmatrix} I \\ V_{ik} \end{bmatrix} T_{ik}^{\mathrm{T}} \begin{bmatrix} I & V_{ik}^{\mathrm{T}} \end{bmatrix} \begin{bmatrix} A_{kj} \\ A_{ij} \end{bmatrix}$

このカーネルは i 方向, j 方向, k 方向に依存性があ る. つまり, A_{ij} における k-1 ステップまでのすべ ての更新カーネル (SSRFB), V_{ik} , T_{ik} を生成する分解 カーネル (TSQRT) と, A_{ij} より上のタイルでの更新 カーネル (LARFB, SSRFB) が終了していなければ実行 できない. ただし, 同一タイル行の SSRFB は並列に実 行できる.

上記カーネルを依存関係を考慮して実行するタイル QR 分解の擬似コードを Algorithm 1 に示す. これは Right Looking と呼ばれる静的タスクスケジューリング法に基づ くものである [4].

Al	Algorithm 1 Tile QR factorization (Right Looking)				
1:	for $k = 0,, p - 1$ do				
2:	$(R_{kk}, V_{kk}, T_{kk}) \leftarrow \texttt{GEQRT} (A_{kk});$				
3:	for $j = k + 1,, q - 1$ do				
4:	$(A_{kj}) \leftarrow \texttt{LARFB} \ (A_{kj}, V_{kk}, T_{kk});$				
5:	end for				
6:	for $i = k + 1, \dots, p - 1$ do				
$7 \cdot$	$(B_{11}, V_{21}, T_{21}) \leftarrow \texttt{TSORT}(B_{11}, A_{21})$				

8: for $j = k + 1, \dots, q - 1$ do 9: $(A_{kj}, A_{ij}) \leftarrow \text{SSRFB} (A_{kj}, A_{ij}, V_{ik}, T_{ik});$ 10: end for 11: end for

12: end for

更新カーネルの並列性から、Algorithm 1 の 3 - 5 行と 8 - 10 行の j ループは並列化可能である。例えば OpenMP による並列化を行う際は、j ループ上に並列化指示文を一 行挿入するのみで、fork-join 型の並列プログラムとなる。

Algorithm 1 の第 k ステップにおいて, 2 行目の GEQRT 実行後には i 方向依存が解消された TSQRT が実行可能で あるが, 3-5 行目の j ループが終了するまでは実行され ない.実行可能なタスクが実行待ちとなることを極力抑え るためのスケジューリング法が動的タスクスケジューリン グ [14] である.これは,プログレステーブルでタスクの 進捗を管理し,依存関係が解消して実行可能となったタス クをタスクキューに投入し,計算スレッドはこのキューか らタスクを取り出して実行する方式である.マルチスレッ ド実行時には,プログレステーブルとタスクキューでアク セス競合を避けるための実装が必要となるが,これまでの 我々の実験では OpenMP 実装において動的スケジューリ ング方式は,いくつかの静的スケジューリング方式よりも 高い性能を発揮している.

3. タイルアルゴリズムのパラメータ探索

一般に科学技術計算用アプリケーションプログラムは実 行時に調整可能なパラメータを持ち,パラメータが適切に 設定された場合とそうでない場合では性能が大きく異な る.タイル単体の処理にブロック化を適用したタイルアル ゴリズムでは、タイルサイズ bと内部ブロック幅 s が主要 な調整可能パラメータである。アルゴリズム全体で支配的 であり、L3 BLAS ルーチンが主要演算である更新カーネ ル (タイル QR 分解では SSRFB) はタイルサイズ b が大 きいほど高い性能を発揮する.しかし、タイルサイズ b が大 きくなるとタイルアルゴリズムの総タスク数は少なくなり 並列計算資源に負荷不均衡が生ずる.使用するノード数や コア数などの計算資源に対して十分なタスク数を供給しつ つ、可能な限り大きなタイルサイズを選択することが求め られる.

Householder QR 分解は、ブロック化によって後続行列更 新に高効率な L3 BLAS の適用が可能となり高速化される が、ブロック幅分の Householder 変換を結合した Compact WY 表現の変換行列を生成するために計算量は 25% 増加 する [4]. Householder QR 分解に基づくタイル QR 分解 では、タイルサイズ b に応じて内部ブロック幅 s の最適値 が変化するので、適切な (b, s) の組を見付けることが求め られる.

Agullo 等は [1] で PLASMA ライブラリ [8] の Cholesky, LU, QR ルーチンについて,タイルサイズと内部ブロック 幅のチューニングに対する枝刈り探索 (pruned search) を 行った. PLASMA はタイルアルゴリズムに基づく数値線 形代数サブプログラムを提供するライブラリである.以下 では Agullo 等による枝刈り探索による (b,s) の探索法に ついて述べる.

3.1 (b,s)の枝刈り探索

- まず,以下を仮定する.
- (1) タイルサイズ b の探索区間は [b_s, b_e]
- (2) 内部ブロック幅 s は b の約数 (b%s = 0)

上記の仮定の下で、各分解ルーチンにおいて支配的で ある更新カーネル単体のチューニングを行う. Cholesky, LU, QR の各ルーチンにおけるチューニング対象となる 更新カーネルは、それぞれ、GEMM、SSSSM、SSRFB である. 更新カーネル単体の実行時間は非常に短いので、b、s 二次 元のパラメータ空間の網羅的な探索は比較的短時間で行え る.ここで、タイルアルゴリズムにおけるカーネルは1ス レッド = 1 コアで実行されることに注意する. 区間 [b_s, b_e] において最も高い性能を発揮するパラメータの組 (b, s) を 複数個選び、最適パラメータの候補とする. 想定する行列 サイズの範囲でこの組についてマルチスレッドで行列分解 ルーチンを実行して、各行列サイズ、実行コア数に応じた

情報処理学会研究報告

IPSJ SIG Technical Report



図 1 更新カーネル (SSRFB) の性能 Fig. 1 Performance of the update kernel SSRFB

最速のパラメータの組を選ぶ.

以上が, Agullo 等の PLASMA ルーチンの枝刈り探索で ある.更新カーネルのチューニングから得られた最適パラ メータ候補の組についてのみ行列分解ルーチンを実行する 枝刈り探索と,分解ルーチンそのものを実行しながらしら みつぶしにパラメータ探索した結果を比較すると,探索時 間は大きく異なるがその性能はほとんど変わらず,彼らの 実験の範囲でその速度差は最大 2% 後者の方が高速であっ たと報告されている.

図1は, Xeon E5-2640 を 2 基搭載したシステムにおい て $[b_s, b_e] = [80, 1400]$ の探索区間における PLASMA のタ イル QR 分解の更新カーネル SSRFB を 1 スレッドで実行 した時の速度をプロットしたものである. ここで, SSRFB の計算量は 5 b^3 としている [11]. これより,同一タイルサ イズにおいて,内部ブロック幅の違いにより大きく性能 が異なることが分かる. この図において,各タイルサイズ で最大の性能を示すパラメータの組から 8 つを適当に選 び赤点としてプロットした. これが最適パラメータの候 補点 $(b,s)_{Xeon_PLASMA} = \{(80, 40), (120, 40), (240, 80), (420, 84), (640, 128), (920, 184), (1120, 112), (1360, 136)\}$ である.

次に $(b, s)_{Xeon_PLASMA}$ の 8 つの組について, PLASMA のタイル QR 分解ルーチン dgeqrf の性能を評価する.正 方行列 (m = n) に対して,行列サイズ m を 4000 から 40000 まで 2000 刻みでとり,タイル QR 分解の実行時間 を測定し,計算量を $(4/3)m^3$ として速度を導出した.この 結果を図 2 に示す.また,表1に各行列サイズにおける最 適な (もっとも高速な) パラメータの組を示す.

更新カーネル SSRFB の実行時間は最長で1秒程度であ り、1つのプロットに対し3回の試行を行った図1の総実 行時間は20分弱であった.これに対して、同じく3回の 試行を行った後にプロットした図2では、1系列の実行時 間はおおよそ2時間であり、すべての系列のデータを得る までに約16時間かかった.これより、行列分解ルーチン



図 2 dgeqrf の性能 Fig. 2 Performance of dgeqrf

表 1 dgeqrf の最適パラメータ Table 1 Optimal parameters for dgeqrf

m(=n)	b	s	m(=n)	b	s
4000	240	80	24000	640	128
6000	240	80	26000	640	128
8000	240	80	28000	640	128
10000	240	80	30000	640	128
12000	240	80	32000	920	184
14000	240	80	34000	920	184
16000	240	80	36000	920	184
18000	420	84	38000	1120	112
20000	420	84	40000	1120	112
22000	640	128			

そのものを実行して、しらみつぶしにパラメータ探索を行 うことは多くの場合実用的でないことが分かる.

図1から $(b,s)_{Xeon_PLASMA}$ 以外の候補として,例えば (540,108)を選ぶと,これはm = 22000, 24000で表1の (640,128)よりも高速であるが,その実行時間の差は1% 程度に過ぎない.表1の他のパラメータについても,近傍 を探索してより高速な組が見つかっても大きな速度差はな いので,最適パラメータの候補点を過度に多く取ることは コストの面で不利なことが分かる.

更新カーネルのみのチューニングで最適なパラメータの 候補を (b,s)_{Xeon_PLASMA} に限定した枝刈り探索は,行列 分解ルーチンそのものを実行しながら,しらみつぶしにパ ラメータ探索を行う場合に比べて大幅な時間短縮となる が,さらに最適パラメータの候補を減らすことで探索時間 を削減することができるはずである.

4. タスク数の指標

[15] では,正方行列のタイル QR 分解のすべてのカーネ ルの実行回数における更新カーネル SSRFB の割合を以下 のように算出した.各カーネルの実行回数と総数は以下の 通り.

情報処理学会研究報告

IPSJ SIG Technical Report





Fig. 3 Value of α derived from optimal parameters for dgeqrf

$$\text{GEQRT} : \sum_{k=0}^{p-1} 1 = p \tag{2}$$

TSQRT :
$$\sum_{k=1}^{p-1} (p-k) = \frac{1}{2}(p-1)$$
 (3)

LARFB :
$$\sum_{k=1}^{p-1} (p-k) = \frac{1}{2}(p-1)$$
 (4)

SSRFB :
$$\sum_{k=1}^{p-1} (p-k)^2 = \frac{1}{6}p(2p^2 - 3p + 1)$$
 (5)

Total :
$$\frac{1}{6}p(2p^2 + 3p + 1)$$
 (6)

ここで,全カーネル実行回数に対する SSRFB カーネルの 実行回数の割合 (5)/(6) を α とする.

$$\alpha = \frac{2p^2 - 3p + 1}{2p^2 + 3p + 1} \tag{7}$$

b = mのとき $\alpha = 0$, つまりタイル QR 分解はただ 1 つのタスク GEQRT のみを持ち, ブロック QR 分解その ものである.また, b が小さいほどタスク数は多くなり, $\lim_{b\to 0} \alpha = 1$ であるから, α が 1 に近いほどタイル QR 分解は多くのタスクを持つ.このように,更新カーネル SSRFB の実行回数の割合 $0 \le \alpha < 1$ はタイル QR 分解の タスク数の指標として用いることが出来る.

表1のパラメータから算出した α 値をプロットしたものを図3に示す. m がある程度大きい範囲では 0.9 から 0.95 と高い値となっている.

 α の範囲を $[\alpha_{\min}, \alpha_{\max}]$ とすると, (7) より pの範囲 $[p_{\min}, p_{\max}]$ が得られ,これより行列サイズ m に応じて,最 適値を含むと思われるタイルサイズの探索範囲 $[b_{\min}^{\alpha}, b_{\max}^{\alpha}]$ が得られる. 図2では,すべての行列サイズに対して,すべ てのパラメータ候補 $(b, s)_{Xeon_PLASMA}$ について QR 分 解ルーチンを実行していたのに対し,各行列サイズ m に 対して $[b_{\min}^{\alpha}, b_{\max}^{\alpha}]$ の範囲にあるパラメータ候補点のみを 実行・評価すればよい.これによりパラメータ探索の時間 を削減できる.



図4 DSの性能 Fig. 4 Performance of DS

5. 実験

ここでは, 我々の動的タスクスケジューリング方式の共 有メモリ環境向けタイル QR 分解ルーチン [14] (以降, DS と呼ぶ) に対して最適パラメータの枝刈り探索を行う. こ の際 [$\alpha_{\min}, \alpha_{\max}$] を設定して最適パラメータ候補点数を減 らす. カーネルは PLASMA ライブラリのものを使用する ので, 最適パラメータの候補は (b, s)_{Xeon_PLASMA} をその まま用いる.

前節の結果から $[\alpha_{\min}, \alpha_{\max}] = [0.85, 0.95]$ とした. ここ で、図 3 より、m = 4000 と m = 16000 の最適タイルサイ ズから導出される α 値は、[0.85, 0.95] の範囲から外れて いることを付記する.

まず, $[\alpha_{\min}, \alpha_{\max}] = [0.85, 0.95]$ より $[p_{\min}, p_{\max}] = [18.47, 58.49]$ を得る.これより、行列サイズ *m* に応じて, α 値が $[\alpha_{\min}, \alpha_{\max}]$ となるようなタイルサイズ *b* の探索範 囲 $[b_s^{\alpha}, b_e^{\alpha}]$ が得られる.行列サイズ *m* = 4000,...,40000 に対する $[b_s^{\alpha}, b_e^{\alpha}]$ を表2に示す.

表 2 から, $[\alpha_{\min}, \alpha_{\max}]$ を設定して導出したタイル サイズの探索範囲は 69 から 2166 であり, 3.1 節で設 定したタイルサイズの探索範囲 $[b_s, b_e] = [80, 1400]$ よ りも広くなった.これより, 更新カーネルのパラメー タ探索をタイルサイズが大きい側に拡大し, 最適パラ メータの候補数を増やした.追加実験より,新たな候 補として $(b, s)_{Xeon_PLASMA'} = \{(1600, 200), (1840, 184), (2040, 204)\}$ を $(b, s)_{Xeon_PLASMA}$ に追加した 11 の組の 候補点について DS の性能評価を行う.

表 2 の $(b,s)^{\alpha}$ 列は, $[b_{s}^{\alpha}, b_{e}^{\alpha}]$ 内にある最適パラメータの 候補点である.前述のとおり,1 つの行列サイズに対し て 11 組の候補すべてについて DS を実行するのではなく, $(b,s)^{\alpha}$ の2つから6つの候補について実行すればよい. 得られた DS の最適パラメータを表3に示す.

図 2 のように, 想定する 4000 から 40000 まで 2000 刻 みの行列サイズに対して, 11 組のすべての最適パラメータ

情報処理学会研究報告

IPSJ SIG Technical Report

表 2 6	ι値からネ	尊出したタ-	イルサイ	ズの探索範囲。	と候補点
-------	-------	--------	------	---------	------

Table 2 Tile size search range derived from α and candidate
parameter sets

m(=n)	b_s^{α}	b_e^{α}	$(b,s)^{lpha}$
4000	69	217	(80,40), (120,40)
6000	103	325	(120,40), (240,80)
8000	137	434	(240,80), (420,84)
10000	171	542	(240,80), (420,84)
12000	206	650	(240,80), (420,84), (640,128)
14000	240	758	(240,80), (420,84), (640,128)
16000	274	867	(420, 84), (640, 128)
18000	308	975	(420,84), (640,128), (920,184)
20000	342	1083	(420, 84), (640, 128), (920, 184)
22000	377	1191	(420,84), (640,128), (920,184),
			(1120,112)
24000	411	1300	(420,84), (640,128), (920,184),
			(1120,112)
26000	445	1408	(640,128), (920,184), (1120,112),
			(1360, 136)
28000	479	1516	(640,128), (920,184), (1120,112),
			(1360, 136)
30000	513	1624	(640,128), (920,184), (1120,112),
			(1360, 136), (1600, 200)
32000	548	1733	(640,128), (920,184), (1120,112),
			(1360, 136), (1600, 200)
34000	582	1841	(640,128), (920,184), (1120,112),
			(1360, 136), (1600, 200), (1840, 184)
36000	616	1949	(640,128), (920,184), (1120,112),
			(1360, 136), (1600, 200), (1840, 184)
38000	650	2058	(920,184), (1120,112), (1360,136),
			(1600,200), (1840,184), (2040,204)
40000	684	2166	(920,184), (1120,112), (1360,136),
			(1600,200), (1840,184), (2040,204)

表 3 DS の最適パラメータ Table 3 Optimal parameters for DS

m(=n)	b	s	m(=n)	b	s	
4000	120	40	24000	1120	112	
6000	240	80	26000	1120	112	
8000	240	80	28000	1120	112	
10000	240	80	30000	1120	112	
12000	240	80	32000	1360	136	
14000	240	80	34000	1360	136	
16000	640	128	36000	1360	136	
18000	640	128	38000	1360	136	
20000	640	128	40000	1360	136	
22000	640	128				

候補について DS を 3 回ずつ実行した場合の総実行時間は 約 22 時間であるのに対し, $[b_s^{\alpha}, b_e^{\alpha}]$ の範囲の最適パラメー 夕候補についてのみ DS を 3 回ずつ実行した場合の総実行 時間は約 9 時間であった.パラメータ探索時間を大幅に削 減できたことが分かる.

表1および表3の最適パラメータから算出した dgeqrf と









- 図 6 最適パラメータにおける 2 つのタイル QR 分解ルーチンの 性能
- Fig. 6 Performance comparison of two tile QR decomposition routines with optimal parameters

DS の α 値を図 5 に示す. これより,行列サイズ m = 1600以降では DS の α 値の方が小さい値となっており,大きな タイルサイズ,少ないタスク数でタイル QR 分解が実行さ れていることが分かる.最適パラメータにおける dgeqrf と DS の性能を図 6 に示す.SSRFB の性能はタイルサイズ が大きい方が高いので,全般的に α 値が小さい DS の方が わずかに高速であることが分かる.行列サイズが小さい範 囲で,同一タイルサイズでも速度に若干に違いが見られる のはタスクスケジューリング方式の違いによるものと考 えられる.dgeqrf は static pipeline と呼ばれる静的スケ ジューリング法 [7] で実行される.

6. おわりに

行列分解に対するタイルアルゴリズムは細粒度のタスク を多く生成することで、高い並列性を持つ最近のマルチコ ア、メニーコアアーキテクチャの性能を発揮できるアルゴ リズムとして注目されている.このタイルアルゴリズムは 調整可能なパラメータであるタイルサイズ b により、その 性能が大きく変化する.また、内部アルゴリズムをブロッ ク化している場合は、タイルサイズに応じて最適なブロッ クサイズ s も変化する.

今回, Agullo 等の枝刈り探索法により最適なパラメー

IPSJ SIG Technical Report

タの組 (*b*,*s*) が得られることを確認した.また,生成され るタスク数に関する制約を加える事で,探索する最適パラ メータ候補の数をさらに減らせることを確認した.これに より,パラメータ探索時間を大幅に削減することができた.

今後は、クラスタ環境でのパラメータ探索について同様 な手法で探索時間の削減が可能であるかを確認することが 必要である。

謝辞 本研究は JSPS 科研費 26400197 の助成を受けた.

参考文献

- Agullo, E., Hadri, B., Ltaief, H. and Dongarra, J.: Comparative study of one-sided factorizations with multiple software packages on multi-core hardware, In Proceedings of SC' 09: International Conference for High Performance Computing, Networking, Storage and Analysis (2009).
- [2] Anderson, E., Bai, Z., Bischof, C., Demmel, J., Dongarra, J., Croz, J. D., Greenbaum, A., Hammarling, S., McKenney, A., Ostrouchov, S. and Sorense, D.: *LA-PACK's user's guide, 3rd. edition*, SIAM, Philadelphia (1999).
- [3] Buttari, A., Langou, J., Kurzak, J. and Dongarra, J.: Parallel tiled QR factorization for multicore architectures, *Concurrency and Computation: Practice and Experience*, Vol. 20, No. 13, pp. 1573 – 1590 (2008).
- Buttari, A., Langou, J., Kurzak, J. and Dongarra, J. J.: A class of parallel tiled linear algebra algorithms for multicore architectures, *Parallel Computing*, Vol. 35, pp. 38 - 53 (2009).
- Golub, G. H. and Loan, C. F. V.: Matrix Computations (3rd Ed.), Johns Hopkins University Press (1996).
- [6] Gunter, B. C. and van de Geijn, R. A.: Parallel out-ofcore computation and updating of the QR factorization, *ACM Transactions on Mathematical Software*, Vol. 31, No. 1, pp. 60 – 78 (2005).
- Kurzak, J. and Dongarra, J. J.: QR Factorization for the CELL Processor, Scientific Programming, Special Issue: High Performance Computing with the Cell Broadband Engine, Vol. 17, No. 1-2, pp. 31 – 42 (2009).
- [8] PLASMA: http://icl.cs.utk.edu/plasma/ (2015).
- [9] Reiley, W. C. and van: POOCLAPACK: Parallel Outof-Core Linear Algebra Package, Technical report, Tech. Rep. CS-TR-99-33, Department of Computer Sciences, The University of Texas at Austin (1999).
- [10] Schreiber, R. and Loan, C. V.: A storage-efficient WY representation for products of Householder transformations, *SIAM J. Sci. Statist. Comput.*, Vol. 10, No. 1, pp. 52 – 57 (1989).
- [11] Song, F., Ltaief, H., Hadri, B. and Dongarra, J.: Scalable Tile Communication-Avoiding QR Factorization on Multicore Cluster Systems, 2010 ACM/IEEE International Conference for High Performance Computing, Networking, Storage and Analysis, SC '10, IEEE Computer Society, pp. 1–11 (2010).
- [12] Suzuki, T. and Miyashita, H.: OpenMP/MPI implementation of tile QR factorization on T2K open supercomputer, Proceedings of IEEE 7th International Symposium on Embedded Multicore/Many-core SoCs (MCSoC-13), Special Session on Auto-Tuning for Multicore and GPU (ATMG) (2013).
- [13] Toledo, S. and Gustavson, F. G.: The Design and Im-

plementation of SOLAR, a Portable Library for Scalable Out-of-Core Linear Algebra Computations, WORK-SHOP ON I/O IN PARALLEL AND DISTRIBUTED SYSTEMS, ACM, pp. 28 – 40 (1996).

- [14] 鈴木智博:タイルアルゴリズムのための動的スケジューラの OpenMP 実装,情報処理学会研究報告ハイパフォーマンスコンピューティング (HPC), HPC-139, No. 13, pp. 1-6 (2013).
- [15] 鈴木智博:クラスタシステム向けタイル QR 分解のタイル サイズチューニング,情報処理学会研究報告ハイパフォー マンスコンピューティング (HPC), HPC-146, No. 15, pp. 1-6 (2014).