サブスレッショルド領域におけるラッチ回路の動作安定性モデル

• Item type: Symposium(1)
• 公開日: 2015-08-19
• タイトル: サブスレッショルド領域におけるラッチ回路の動作安定性モデル
• タイトル / 言語: en
• タイトル: A Closed-Form Stability Model for Latches Operating in Sub-Threshold Voltage Region
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 回路・デバイスモデル
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者所属(英): en
• 著者所属(英): Dept. of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Dept. of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Dept. of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Dept. of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University
• 著者名: 鎌苅, 竜也; 塩見, 準; 石原, 亨; 小野寺, 秀俊
• 著者名(英): Tatsuya, Kamakari; Jun, Shiomi; Tohru, Ishihara; Hidetoshi, Onodera
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 多くの記憶素子の基本要素として利用されるラッチ回路は，集積回路設計にかかせない重要な回路である．集積回路の低消費電力化のためには，低電圧での回路動作が有効であることが広く知られている．しかし低電圧動作では，トランジスタ特性ばらつきの影響による論理ゲートの誤動作，特にラッチ回路の誤動作が大きな問題となる．本稿は，解析的なアプローチから，極低電圧動作におけるラッチ回路の動作安定性を精度よくモデル化する手法について述べる．その後，商用 28~nm プロセスのトランジスタモデルを用いた回路シミュレーションにより，提案モデルの有用性を確認する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Latches, which are the bases of memory elements, has an essential role for LSI circuit design. One of effective techniques to reduce energy consumption is lowering the supply voltage of LSI circuits. However as the supply voltage becomes lower, the impact of performance variation of transistors becomes significant and it leads to a malfunction of circuits especially in case of very low voltage operation. It is widely known that the minimum operating voltage of memory element is higher than that of the other logic circuits. In this paper, an analytical stability model for latches is proposed. Monte-Carlo simulation results obtained using a commercial 28 nm process technology model demonstrate the accuracy and the validity of proposed model.
• 書誌情報: DAシンポジウム2015論文集; 巻 2015, p. 187-192, 発行日 2015-08-19
• 出版者 / 言語: ja
• 出版者: 情報処理学会