Item type |
Symposium(1) |
公開日 |
2015-08-19 |
タイトル |
|
|
タイトル |
デバイス特性の経年劣化に起因する不良確率変化の効率的な解析手法 |
タイトル |
|
|
言語 |
en |
|
タイトル |
An Efficient Calculation Method of Time Changing Circuit Failure Probability Induced by Device Aging |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
回路・デバイスモデル |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
著者所属 |
|
|
|
京都大学大学院情報学研究科通信情報システム専攻 |
著者所属 |
|
|
|
京都大学大学院情報学研究科通信情報システム専攻 |
著者所属 |
|
|
|
京都大学大学院情報学研究科通信情報システム専攻 |
著者所属(英) |
|
|
|
en |
|
|
Kyoto University |
著者所属(英) |
|
|
|
en |
|
|
Kyoto University |
著者所属(英) |
|
|
|
en |
|
|
Kyoto University |
著者名 |
粟野, 皓光
廣本, 正之
佐藤, 高史
|
著者名(英) |
Hiromitsu, Awano
Masayuki, Hiromoto
Takashi, Sato
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
半導体の特性劣化に起因する不良確率の時間変化を効率的に解析する手法を提案する.近年の半導体製造プロセスの微細化に伴い,回路の長期信頼性を保証することは重要な課題として認識されている.従来法では,製造ばらつきに起因する特性ばらつきと,劣化に起因する特性変動を独立に取り扱っており,劣化によって経時変化する不良確率を解析するためには複数回の不良確率解析が必要であった.提案手法では Augmented reliability 問題と Subset simulation を組み合わせた効率の良い不良率計算の枠組みを提案し,時間経過による不良確率の変化を 1 回の不良確率解析により推定することを可能とした.数値実験より,独立に解析する場合と比較して,同等の精度を維持しつつ解析時間を 1/10 程度まで高速化出来ることを示した. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
An efficient simulation technique, which estimates transient change of the failure probability of a circuit due to device aging, is proposed. Long term circuit reliability has been emerged as a great concern due to shrinkage of semiconductor manifacturing process. Contrary to existing techniques that separately handle manufacturing variability and the device aging, this paper proposes a simultaneous evaluation of the variability and aging using an augmented reliability and subset simulation. Multiple failure-probability calculations along aging-timeline are eliminated, which shortens the failure probability calculation to about 1/10 of that of a conventional technique without compromising accuracy. |
書誌情報 |
DAシンポジウム2015論文集
巻 2015,
p. 169-174,
発行日 2015-08-19
|
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |