動画圧縮技術における高速SAD計算回路設計の一検討

• Item type: Symposium(1)
• 公開日: 2015-08-19
• タイトル: 動画圧縮技術における高速SAD計算回路設計の一検討
• タイトル / 言語: en
• タイトル: A high-speed SAD calculation circuit design for video cording
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 設計事例
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 近畿大学大学院総合理工学研究科
• 著者所属: 近畿大学理工学部電気電子工学科
• 著者所属: 大阪電気通信大学情報通信工学部
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Engineering Research, Kinki University
• 著者所属(英): en
• 著者所属(英): Department of E & E, Faculty of Science and Engineering, Kinki University
• 著者所属(英): en
• 著者所属(英): Faculty of Information and Communication Engineering, Osaka Electro-Communication University
• 著者名: 今久保, 彰一; 神戸, 尚志; 藤田, 玄
• 著者名(英): Shoichi, Imakubo; Takashi, Kambe; Gen, Fujita
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 動画圧縮技術における動き検出は最も重要な圧縮技術の 1 つである．しかし，この処理は多量の画素データを用いるためメモリの読み込み処理に時間がかかる．また，ブロックサイズごとに処理が異なるため回路面積が増大してしまう問題がある．本論文では，各種ブロックサイズに対応した SAD 計算回路と，メモリ読込回数の削減及びパイプライン化による回路の高速化を提案する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Motion detection in video compression technology is one of the most important compression techniques. However, this process takes long time for loading large amounts of pixel data from memory. Also, the circuit area is increased for supporting various block types. In this paper, a high speed SAD calculation circuit design for various block type is proposed and its circuit is accelerated by the reduction of the memory access time and by pipelining for SAD calculation.
• 書誌情報: DAシンポジウム2015論文集; 巻 2015, p. 155-160, 発行日 2015-08-19
• 出版者 / 言語: ja
• 出版者: 情報処理学会