セレクタ論理に帰着させたアルファブレンド演算器を用いた画像間合成回路のFPGA実装

• Item type: Symposium(1)
• 公開日: 2015-08-19
• タイトル: セレクタ論理に帰着させたアルファブレンド演算器を用いた画像間合成回路のFPGA実装
• タイトル / 言語: en
• タイトル: FPGA Implementation and Evaluation of Image Synthesis Circuits Using Selector-logic-based Alpha Blending
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 設計事例
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工・情報通信専攻
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工・情報通信専攻
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工・情報通信専攻
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Communications Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Communications Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Communications Engineering, Waseda University
• 著者名: 五十嵐, 啓太; 柳澤, 政生; 戸川, 望
• 著者名(英): Keita, Igarashi; Masao, Yanagisawa; Nozomu, Togawa
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 透明効果のある画像の合成を行う場合，画素毎に透過率による重み付き演算を行う．合成する画像の枚数が増えるほど演算が膨大になるため，より高速な処理が必要とされる．本稿では，セレクタ論理を利用した 2 枚の画像をアルファブレンドする手法を提案し，これを FPGA 上に実装し，その効果を確認する．セレクタ論理の出力値域は必ず 1 以下になるという特性を用いて，桁上げ処理時間を削減する．セレクタ論理を画像処理に適用させることで，アルファブレンド演算中の積項が減少し，面積と遅延が減少する．この回路を FPGA 上に実現した．画像の色情報と透過率を FPGA 上の BRAM に格納し，透過率を基にアルファブレンドを行い，合成後の色値を決定する．アルファブレンドされた色値は再び BRAM に格納され，全ての画素でアルファブレンド処理が終了次第，画像間合成処理は終了する．本実装では，RGB 計算を並列計算し，冗長な演算を削減した．アルファブレンド演算をビットレベル式変形することで得られた積項をそのまま加算する画像間合成回路と，アルファブレンド演算をビットレベル式変形しセレクタ論理によって積項を減少させた画像間合成回路を FPGA で実装比較した結果，最小動作クロック周期は 8.474ns から 6.523ns に削減され，約 23％の削減が行われた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Alpha blending is one of image synthesis techhniques, whichh synthesizes a new image by summing up weighted several input images and produces transparent effect. In this paper, we pick up an alpha blending method using selector logics and implement it on an FPGA board. By applying selector logics to the alpha blending operation, its total product terms are decreased and thus a circuit size and circuit delay are improved. In our implementation, original pixel values are stored into a memory on the FPGA board and then a new pixel value is synthesized based on input transmittance factor. We realize approximately 23% speed-up and approximately 8% area reduction using selector-logic based alpha blending.
• 書誌情報: DAシンポジウム2015論文集; 巻 2015, p. 143-148, 発行日 2015-08-19
• 出版者 / 言語: ja
• 出版者: 情報処理学会