# OpenACCを用いたアウトオブコア・ステンシル計算に 対するテンポラルブロッキングの適用

### 三木 脩 $3^1$ 伊野 文 $\beta^1$ 萩原 兼 $-^1$

概要:本稿では,ディレクティブによるテンポラルブロッキングの実現を目的として,OpenACC で記述 されたアウトオブコア・ステンシル計算に対してテンポラルブロッキングを適用する.ここで,アウトオ ブコア・ステンシル計算とは,デバイスメモリ容量を超えるデータサイズを扱うステンシル計算のことで ある.開発した実装は,大きなデータを小さなチャンクに分割し,それらをパイプライン処理することに より,CPU上のデータコピー時間を隠蔽する.また,ブロッキング段数やブロックサイズなどの実行パラ メータを決定するために,実行時間を予測するモデルを示す.姫野ベンチマークを用いた評価実験では, 約15 GBのデータを扱う大きな問題サイズに対して,37.5 GFLOPSの実効性能を得た.この実効性能は, データ全体をデバイスメモリに格納できる小規模な問題サイズの結果と比較して,20%の低下にとどまっ ている.

キーワード: OpenACC, ステンシル計算, テンポラルブロッキング

## Applying Temporal Blocking to Out-of-core Stencil Computation with OpenACC

Nobuhiro Miki<sup>1</sup> Fumihiko Ino<sup>1</sup> Kenichi Hagihara<sup>1</sup>

**Abstract:** In this paper, aiming at realizing directive-based temporal blocking, we present how stencil blocking can be applied to out-of-core stencil computation written with OpenACC. Out-of-core stencil computation here is stencil computation that deals with a data size larger than the capacity of device memory. Our implementation divides large data into small chunks, which are then processed in a pipeline manner to hide the copy overhead incurred on the CPU. We also show a model that predicts execution time to determine execution parameters such as a blocking factor and block size. In experiments, the effective performance of Himeno benchmark reached 37.5 GFLOPS for a large problem size that deals with 15 GB data. This achieved performance was 20% lower than the best performance obtained for a small problem that deals with small data that can be entirely stored in device memory.

 ${\it Keywords:}$  OpenACC, stencil computation, temporal blocking

### 1. はじめに

科学計算の加速を目的として GPU(Graphics Processing Unit)[1] や Xeon Phi[2] などのアクセラレータを搭載した 高性能計算機が多く用いられている.例えば,偏微分方程 式の数値解法である有限差分法やヤコビの反復法などのス

### テンシル計算を高速化する試みが知られている.

一般に,アクセラレータ向けの計算コードは,固有の プログラミング言語を用いて記述する.例えば,NVIDIA 社の GPU に対しては,CUDA (Compute Unified Device Architecture)[1]が知られている.CUDA コードは,CPU 向けのホストコードおよび GPU 向けのデバイスコードか らなる.したがって,アクセラレータ上で応用を加速する ためには,元の逐次コードから性能ボトルネックを分離し

<sup>&</sup>lt;sup>1</sup> 大阪大学大学院情報科学研究科コンピュータサイエンス専攻 Department of Computer Science, Graduate School of Information Science and Technology, Osaka University

たうえで,デバイスごとの最適化手法を適用する必要がある.結果,新しいアクセラレータへ計算コードを適応したいとき,あるいは元の計算機環境へ計算コードを戻したいときには大幅なコード修正が必要となる.そこで,これらの労力を長期的な観点から最小化するために,同一の記述で,複数の計算機が実行でき,かつ高い実効性能を達成できる性質(性能可搬性)が求められている.

高い性能可搬性を達成する手段として,OpenACC[3] な どのディレクティブによるプログラミングが挙げられる. プログラマはディレクティブを追加・削除するだけで,ア クセラレータ上に計算コードを容易に移植できる.つまり, アーキテクチャに特化した記述をディレクティブ内に留め ることにより,その記述を計算の本質的な記述から分離で きる.ただし,逐次プログラムをそのままアクセラレータ 上で実行する OpenACC は,デバイスメモリがホストメモ リと同程度の容量を持つことを仮定する.実際には,前者 は後者よりも容量が1桁程度少ないために,問題規模を大 きくしたときにプログラムの実行に失敗してしまう.

PACC(Pipelined ACCelerator)[4] は,デバイスメモリ 容量を超えるデータサイズを扱うステンシル計算(アウト オブコア・ステンシル計算)を,単一アクセラレータ上で 加速するためのディレクティブ仕様である.PACCは,処 理対象のデータを複数のチャンクに分割し,それらに対す る計算をパイプライン実行することにより,アウトオブコ ア計算を実現する.しかし,ホスト・デバイス間のデータ 転送が全体性能を律速する.

そこで,本研究ではホスト・デバイス間のデータ転送回 数および転送量の削減を目的として,テンポラルブロッキ ングを指示できるディレクティブを開発している.テンポ ラルブロッキングにより,ホスト・デバイス間のデータ転 送1回あたりの演算回数が増加し,時間的局所性を向上で きる.さらに,ホスト上のデータコピー,ホスト・デバイ ス間のデータ転送およびデバイス上の計算を並列処理でき るよう,チャンクごとの計算をパイプライン実行する.こ のときの実効性能は,ブロックサイズおよびブロッキング 段数などの実行パラメータに依存するため,これらをもと に性能を予測するためのモデルを構築する.

以降では,まず2章で関連研究を紹介し,3章でステン シル計算の概要について述べる.次に,4章で OpenACC によるアウトオブコア・ステンシル計算の実現について述 ベ,5章で評価実験の結果を示す.最後に,6章で本論文 をまとめる.

### 2. 関連研究

河村ら [5] は,ドメイン特化言語 Physis[6] で記述された アウトオブコア・ステンシル計算に対し,テンポラルブロッ キングの自動変換を実現した.この変換は,Physis コード を入力として,CUDA コードを出力する.CUDA コード は NVIDIA 社の GPU 上でのみ動作するため,高い性能可 搬性を追求することは難しい.また,元となる逐次コード をドメイン特化言語で書き直す労力は少なくない.

Jin ら [7] は, アウトオブコア・ステンシル計算に対す る最適化手法を提案した.この既存手法は, テンポラルブ ロッキングに加えて, バッファコピーおよびメモリ節約を 施す.バッファコピーの目的は, 袖領域に起因する冗長な 計算や通信の削減であり, 処理中のチャンク間で計算結果 を共有する.ただし, これらは CUDA コードに対する最 適化であるため,高い性能可搬性を達成することは難しい. 一方, PACC は OpenACC がサポートするすべてのアクセ ラレータ上で実行できる.

Endo ら [8] は, MPI と CUDA で記述されたプログラム を対象としたランタイムライブラリ Hybrid Hierarchical Runtime (HHRT)を設計した.HHRT では,独自の関数 呼び出しにより計算コードを記述し,袖領域の大きさや計 算コード領域を指定する.一方,PACC はディレクティブ によりそれらを特定する.ディレクティブの利点は,計算 の本質的な記述を環境依存の記述から分離できる点である.

XcalableACC(XACC)[9]は, Partitioned Global Address Space(PGAS)言語の一つである XcalableMP[10] とOpenACCを併用する.XACCでは,各ノードへのデー タ分散やノード間のデータ転送には XcalableMP を使い, ホスト・デバイス間のデータ転送には OpenACC を使う. いずれもディレクティブに基づくため,性能可搬性は高 い.ただし,テンポラルブロッキングを実現するためには, ループ構造を含めた,計算の本質的な記述を改変する必要 がある.

### 3. ステンシル計算

ステンシル計算とは,ある固定の計算パターン(ステン シル)にしたがい,配列内のすべての要素に対する更新を 反復する計算である.例えば,偏微分方程式を解くための 有限差分法やヤコビの反復法が該当し,これらは時間発展 問題を解くときに有用である.

図 1 に,ステンシル計算の擬似コードを示す.この例で は,大きさ X × Y の 2 次元配列に対して 5 点ステンシルを 適用している.この場合,ある要素を更新するためには, 自身に加えてその上下左右の要素値を必要とする.1 行目 の最外ループが時間ステップの更新を担当している.

### 3.1 テンポラルブロッキング

テンポラルブロッキングは,ステンシル計算を対象とす る最適化手法である.キャッシュ上に存在するデータを再 利用することにより,高いキャッシュヒット率を得る.そ のために,計算領域を小さなブロックに分割し,プロック 単位で k 時間ステップの計算を1度に進める.以降では, k のことをブロッキング段数と呼ぶ.

Vol.2015-HPC-150 No.26 2015/8/5

情報処理学会研究報告

IPSJ SIG Technical Report



1	for (n=0; n <n; n+="k)" th="" {="" ブロック外の時間ステップ<=""></n;>
2	for (c=0; c <d; c++)="" th="" ブロックごとに更新<=""></d;>
3	for (i=0;i <k;i++) th="" ブロック内の時間ステップ<=""></k;i++)>
4	for (x=1; x<(X-1)/d; x++)
5	for (y=1; y <y-1; th="" y++)<=""></y-1;>
6	q[x][y] = p[x][y] + p[x][y+1] + p[x][y
	-1] + p[x+1][y] + p[x-1][y];
7	p = q;
8	}

図 2 5 点ステンシルの擬似コード(テンポラルブロッキング後)

図 2 に,図 1 のコードに対してテンポラルブロッキン グを適用した結果を示す.この例では,計算領域を d 個の ブロックに分割し,ブロックごとに時間ステップを更新す るために,元のループを 2 つに分割している.内側のルー プ(3 行目)はブロックごとの k 回の反復を担当し,外側 のループ(1 行目)は k とびの反復を担当している.

このように, テンポラルブロッキングは, 主記憶よりも 高速に参照できるキャッシュに着目する. 同様の関係は, ホストメモリとデバイスメモリ間に存在する. したがって, 多くの GPU 実装はテンポラルブロッキングを用い, デバ イスメモリに転送したブロックを可能な限り再利用する. つまり, *k* 時間ステップをデバイス上で1度に計算し,ホ スト・デバイス間のデータ転送量およびデータ転送回数を 1/*k* に削減する.

ここで,ブロックごとに k 時間ステップの計算を独立に 進めるためには,計算領域の周囲に袖領域が必要であるこ とに注意されたい.例えば,ある要素からh行以内の要素 を参照するステンシルに対して k 段のテンポラルプロッ キングを適用する場合,行方向に hk 個の要素からなる袖 領域が必要である(図3).これにより,あるブロックの 計算を他のブロックとは独立に処理できる.しかし,袖領 域間の冗長な計算が実行効率を低下させてしまい,高い並 列性は少ない計算量と両立しない.すなわち,並列性およ び計算量はトレードオフの関係にある.以降では,分割後 のデータのことをチャンクと呼ぶ.ここで,チャンクはプ ロック(計算領域)だけでなく,袖領域を含むことに注意 されたい.



図3 k 段のブロッキングに対して必要な袖領域

### OpenACC によるアウトオブコア・ステン シル計算

OpenACC を用いてアウトオブコア・ステンシル計算を 実現するためには,元の逐次コードに対して以下の実現が 必要である.

データ分割 処理対象の大規模データを,デバイスメモリ に格納できる大きさのチャンクに分割する.

さらに,テンポラルブロッキングを適用し,実行効率を高 めるために,以下の実現が必要である.

ループ再構成 時間ステップに関するループを分割し,ブ ロック内およびブロック外のループとして構成する.

パイプライン実行 カーネル実行とホスト・デバイス間の データ転送をオーバラップする.

以降では, OpenACC ディレクティブを用いてこれらを 実現する方法を示す.図4に, テンポラルブロッキングを 適用した後の擬似コードを示す.

4.1 データ分割

OpenACC は,原則としてホストメモリおよびデバイス メモリの双方に同じ名前の変数を確保し,それらの間で データを転送する.したがって,デバイスメモリ容量より も大きな配列に対しては,ホストメモリ上にチャンクと同 じ大きさのバッファを確保し,配列の一部をバッファにコ ピーすればよい(図5).図5の例では,ホストメモリ上 の配列pに対して,3個のバッファbuf\_p[0]~buf\_p[2] を用意している.これら小さなバッファのいずれかにチャ ンクをコピーしたうえで,データを転送しているため,配 列pの大きさが原因でデバイスメモリが枯渇することはな い.なお,複数のバッファを用いる理由は,後述するパイ プライン処理のためである.

開発した実装は,1次元ブロック分割を前提としていて, 最上位の次元に関して多次元配列を分割する(図3).例え ば,大きさ $X \times Y$ の2次元配列に対して,x方向のブロッ クサイズbは(X - 2h)/d,チャンクサイズはb + 2hkで表

#### 情報処理学会研究報告

IPSJ SIG Technical Report

```
1
    buf_p[0] ~ buf_p[num_stream]をホストメモリに確保;
\mathbf{2}
    #pragma acc create (buf_p [0:num_stream] [0:b+2*h*k], ...)
3
4
    for (n=0; n<N; n+=k) { // ブロック外の時間ステップ
5
      for (c=0; c<d; c++) { // ブロックごとに更新
6
7
        ストリームsiを選択; // 0 <= si < num_stream
8
        pからbuf_p[si] ヘチャンクをコピー;
9
        #pragma acc update device (buf_p [si:1][0:b+2*h*k], ...) async (si)
10
        for (i=0; i<k; i++) { // ブロック内の時間ステップ
11
12
13
          #pragma acc kernels present (buf_p[si:1][0:b+2*h*k], ...) async(si)
14
          Ł
15
            offset = h*(i+1);
16
            xsize = b+2*h*(k-1-i);
17
18
            #pragma acc loop independent
19
            for (x=offset; x<offset+xsize; x++)</pre>
20
              #pragma acc loop independent
21
              for (y=1; y<Y-1; y++)
22
                #pragma acc loop independent
23
                for (z=1; z<Z-1; z++)
24
                  buf_q[si][x*Y*Z+y*Z+z] = buf_p[si][x*Y*Z+y*Z+z] + buf_p[si][(x+1)*Y*Z+y*Z+z] + ( 略);
          }
25
26
27
          buf_p[si] = buf_q[si];
28
        }
29
30
        #pragma acc update host (buf_p [si:1][0:b+2*h*k], ...) async (si)
31
        buf_p[si] border buf_p[si] border buf_p[si] border buf_p[si]
32
33
     }
   }
34
```



図 4 テンポラルブロッキング後のステンシル計算コード

せる.ここで, d はブロック数である.

図 4 の例では, チャンクを格納するためのバッファをホ ストメモリに確保している(1行目). その後, OpenACC の create 節を用いて, 同名のバッファをデバイスメモリに 確保する.これらは, いずれも時間ステップに関するルー プの外側に存在することに注意されたい.その後, チャン クをホストからデバイスへ転送する直前に, 元の配列 p か らバッファ buf\_p へ, 該当チャンクをコピーし, update 節によりデバイスメモリへ転送する.GPU 上の更新が終 われば, update 節によりホストメモリへバッファ(計算 結果)を転送し(30 行目),元の配列 p ヘコピーする(31 行目).

4.2 ループ再構成

テンポラルブロッキングを適用するために,図2の例と 同様に,ループ構造を再構成する.k時間ステップごとに 反復するループに加え(4行目),カーネル内でブロックご とに k ステップだけ更新を進める(11~28行目).

なお,更新部分のループに対しては,kernels構文を用 いて GPU による計算を指示する(13行目).loop構文で は,independent 節により,直後のループがデータ依存に 関して独立であることを明示する.また,present 節によ り,buf\_p がデバイスメモリ上に転送済みであることを明 示し,再転送を回避する.

4.3 パイプライン実行

ソフトウェアパイプラインを実現するために,一連の

図 5 バッファを介したホスト・デバイス間のデータ転送

データ転送やカーネル起動は非同期で処理する必要がある. そこで,OpenACCが提供する非同期キューを用い,現在 のチャンクを更新しながら,次のチャンクを転送する.非 同期キューは,自身の持つ一連の処理をインオーダで逐次 実行する.ただし,異なる非同期キューは互いに独立に実 行できるため,上記のデータ転送とGPU上の計算時間と比べて 長くなりがちなデータ転送時間の一部を隠蔽できる.

図4の例では,num\_stream 個の非同期キューを用意し, それらに各チャンクをサイクリックに割り当てている.例 えば,9行目のデータ転送に対してはasync節を用いて非 同期実行したうえで,si番目の非同期キューを指定して いる.また,各々の非同期キューが独立にバッファを読み 書きできるよう,非同期キュー siごとに専有のバッファ buf\_p[si]を用意している.

それぞれの非同期キューは,以下の手順を処理する.

- (1) 元の配列から計算対象のチャンクを取り出し,ホスト メモリ上のバッファヘコピーする(8行目).
- (2) ホストメモリ上のバッファを,デバイスメモリ上の バッファへ転送する(9行目).
- (3) k時間ステップだけチャンク内の要素を更新する(11~28 行目).
- (4) デバイスメモリ上のバッファ(計算結果)を,ホスト メモリ上のバッファへ転送する(30行目).
- (5) ホストメモリ上のバッファを,元の配列にコピーする(31 行目).

なお,現在の実装は CPU のスレッドを1個だけ用いている.したがって,ホスト上の手順(1)および(5)を同時 に処理することはできない.

#### 4.4 性能予測モデル

ブロックサイズbおよびブロッキング段数kを決定する ための性能予測モデルを構築する.モデル化の対象は,全 体の実行時間Tを支配する手順(1),(3)および(5)で ある.これらの実行時間は,配列の要素数に依存している ため,要素数を配列の大きさ $X \times Y$ などのパラメータを 用いて表す.

まず,手順(3)のカーネル実行時間 $T_3$ について考える.  $T_3$ は,ブロック内の時間ステップに関するループ(11~28 行目)が要する時間の和である.そのi( $0 \le i < k$ )番目の 反復において,参照領域が内包する要素数をf(i)とする. i番目の反復では,24行目の代入文はf(i)個の要素を参照 し,f(i+1)個の要素に結果を格納する.f(i)は式(1)の ように表せる.

$$f(i) = (b + 2h(k - i))(Y - 2h)$$
(1)

ここで, b = (X - 2h)/d である (4.1 節). さらに, 11 行 目, 5 行目および 4 行目のループにおけるすべての反復に

表 1 実験環境

項目	仕様
CPU	Intel Xeon E5-2680v2
主記憶容量	512 GB
GPU	NVIDIA Tesla K40c
ビデオメモリ容量	12 GB
OS	Ubuntu 15.3
コンパイラ	PGI C Compiler 15.5 [12]
コンパイルオプション	-03

ついての和を考えると, T3 は式(2)で表せる.

$$T_{3} = \sum_{i=0}^{k-1} f(i+1) \cdot d \cdot N/k \cdot F/P$$
(2)

ここで, N および F はそれぞれ時間ステップ数および要 素あたりに必要な浮動小数点演算数である.また, P は実 効 FLOPS 値であり,あらかじめ小規模な問題サイズを用 いて取得しておく.

次に,手順(1)および(5)のデータコピー実行時間  $T_1 + T_5$ について考える.チャンクの大きさはf(0)であ り,同じ大きさのチャンクがホスト・デバイス間を往復す る場合, $T_1 + T_5$ は式(3)で表せる.

$$T_1 + T_5 = 2f(0) \cdot d \cdot N/k \cdot D/B \tag{3}$$

ここで,Bはホストメモリのメモリバンド幅であり,Dは 要素を格納するデータ型の大きさである.

最後に,全体の実行時間Tは $T = \max(T_3, T_1 + T_5)$ で 与えられる.

### 5. 評価実験

テンポラルブロッキングおよびパイプライン実行の効果 を評価するために,姫野ベンチマーク [11] に対して OpenACC ディレクティブを追加し,GPU 上の実効性能を計 測した.姫野ベンチマークは,非圧縮性流体解析において 頻出するポアソン方程式をヤコビの反復法で解いている. 配列サイズを $X \times Y \times Z$  としたとき,その実効性能 E は E = 34N(X - 2)(Y - 2)(Z - 2)/Tで得られる.表1に, 実験環境を示す.

### 5.1 大規模データにおける評価

デバイスメモリ容量を超えるデータを扱う問題サイズと して XL (X = Y = 512 および Z = 1024)を用い,時間 ステップ数 N = 256 としてホスト・デバイス間のデータ 転送量および実効性能を計測した.

図 6 および図 7 に,ホスト・デバイス間のデータ転送 量および実効性能を示す.ブロッキング段数 k およびブ ロックサイズ b の増大に伴い,データ転送量は単調に減少 し,実効性能は単調に向上する.しかし,これらの増大に 伴い,チャンクが大きくなり,デバイスメモリ容量を超え IPSJ SIG Technical Report



図 6 大規模データにおけるデータ転送量

表 2 大規模データにおける実行時間の内訳(秒)

項目	非同期版	同期版
$T_1$ :元の配列からバッファへのコピー時間	53.8	59.6
$T_2:$ ホストからデバイスへの転送時間	30.0	29.9
$T_3:$ カーネルの実行時間	26.3	26.3
$T_4: デバイスからホストへの転送時間$	4.3	4.3
T <sub>5</sub> :バッファから元の配列へのコピー時間	6.7	6.0
T:全体の実行時間	61.6	126.4

ると実行に失敗してしまう.今回の実験環境では,k = 16かつb = 102のときが実行に成功する最大のチャンクであ り,実効性能が最大であった.つまり,デバイスメモリ容 量の制限下で,できるだけ大きなブロッキング段数kおよ びブロックサイズbを選べばよい.この際,ブロックサイ ズbよりもブロッキング段数kの増大による実効性能の向 上が大きいため,kを優先して大きくすればよい.

表 2 に、実効性能 *E* が最大となる実行パラメータ(k = 16および b = 102)における実行時間の内訳を示す.実効性能 *E* は、非同期版で 37.5 GFLOPS、同期版で 18.3 GFLOPS であった.非同期版では、データコピー時間  $T_1 + T_5$  が残 りの実行時間  $T_2 + T_3 + T_4$  とほぼ同様であり、ホスト上の データコピー時間を隠蔽できている.結果、同期版と比較 して、パイプライン実行により全体の実行時間をほぼ半減 できている.なお、姫野ベンチマークでは  $T_1$  は  $T_5$  よりも 大きい.この理由は、要素あたりの入力配列が出力配列よ りも多いことに起因する.姫野ベンチマークは 14 個の配 列を参照しているため、それぞれの配列ごとにチャンクを バッファヘコピーし、ホストからデバイスへ転送する必要 がある.

次に,アウトオブコア計算の実行効率を評価するため に,デバイスメモリに乗り切るデータ(X = Y = 128 お よびZ = 256)を扱う OpenACC 実装を用意した.結果, ホスト・デバイス間のデータ転送時間を除外して,47.5 GFLOPS の実効性能を得た.したがって,アウトオブコ ア計算はホスト・デバイス間のデータ転送を必要とするに も関わらず,その性能低下を 20%に抑えられている.



図 7 大規模データにおける実効性能

#### 5.2 実行パラメータの選定

4.4 節で示した性能予測モデルを評価するために,モデ ルを用いて適切なブロッキング段数 k ならびにブロックサ イズ b を推定した.まず,実効性能 P およびホストメモ リのメモリバンド幅 B を計測するために,データ分割や テンポラルブロッキングを施していない姫野ベンチマーク (OpenACC 版)を用意した.その後,表1の環境において, デバイスメモリに乗り切る小規模なデータ(X = Y = 128および Z = 256)を用い,P および B を計測した.結果, P = 47.5 GFLOPS, B = 5.2 GB/s であった.これらの 値を基に,問題サイズL(X = Y = 256 およびZ = 512) に対して適切な k および b を推定した.

図 8 に,全体の実行時間 T の予測値および実測値を示す. 性能予測モデルは,全体の実行時間  $T = \max(T_3, T_1 + T_5)$ を最小にする k および b を適切な実行パラメータとして返 す.この例では,k = b = 32 の場合に T が最小であり, T = 1.46 と予測する.一方,実測による結果では,k = 16および b = 32 の場合に T が最小であり,T = 1.56 であっ た.したがって,b の推定には成功したが,k の推定には失 敗した.この理由は,実測による結果の内訳が  $T_3 = 1.29$ ,  $T_1 + T_5 = 1.07$  であることから,カーネル実行時間  $T_3$  の 予測における誤差のためである.

図 9 に,カーネル実行時間 T<sub>3</sub>の予測値および実測値を 示す.予測結果は,実測結果におけるグラフの概形をとら えているものの,実測値のおよそ半分程度の値を示した. この大きな誤差は,モデルがカーネル内の条件分岐を考慮 していないことに起因する.

同様に,ホスト上のデータコピー時間 $T_1 + T_5$ の予測値 および実測値を,図 10に示す.ブロックサイズ $b \ge 10$ で は,高い精度で予測できている.ブロックサイズbの変化 による影響は少なく,ブロッキング段数kの増加に伴い データコピー時間 $T_1 + T_5$ は単調に減少している.

### 6. まとめ

本論文では, OpenACC を用いてアウトオブコア・ステ



図 9 カーネル実行時間 T<sub>3</sub> の比較

ンシル計算にテンポラルブロッキングを適用する手法を 示した.開発した OpenACC 実装は,大きなデータを小さ なチャンクに分割したうえで,非同期キューを用いてそれ らをパイプライン処理する.また,ブロッキング段数やブ ロックサイズを決定するための性能予測モデルを示した.

姫野ベンチマークを用いた実験の結果,ホスト・デバイ ス間のデータ転送を伴うアウトオブコア・ステンシル計算 を,データ転送を除外したときの実効性能と比べて20%の 性能低下で実現できた.また,性能予測モデルを用いるこ とにより,小規模な問題サイズにおける測定結果を基に, アウトオブコア・ステンシル計算の実行性能を最大化でき るブロックサイズを推定できたが,ブロッキング段数の推 定には失敗した.

今後の課題としては,手動で適用したコード変換を自動 化することが挙げられる.

謝辞 本研究の一部は,科研費15K12008,15H01687 お よびJST CREST「進化的アプローチによる超並列複合シ ステム向け開発環境の創出」の補助による.

### 参考文献

[1] NVIDIA Corporation: CUDA C Programming Guide

Version 6.5 (2014). http://docs.nvidia.com/cuda/pdf/CUDA\_C\_Programming\_Guide.pdf.

- [2] Intel Corporation: Intel Xeon Phi Product Family. http://www.intel.com/content/www/us/en/ processors/xeon/xeon-phi-detail.html.
- [3] OpenACC-Standard.org: The OpenACC Application Programming Interface, Version 2.0 (2013).
- [4] 中野瑛仁,伊野文彦,萩原兼一:アクセラレータのメモリ
   容量を超えるデータをパイプライン処理するためのディレクティブ,情処研報,2013-HPC-142 (2013).8 pages.
- [5] 河村知輝, 丸山直也, 松岡 聡:自動テンポラルブロッ キングによる大規模ステンシル計算の実現, 情処研報, 2014-HPC-143 (2014). 6 pages.
- [6] Maruyama, N., Nomura, T., Sato, K. and Matsuoka, S.: Physis: An Implicitly Parallel Programming Model for Stencil Computations on Large-Scale GPU-Accelerated Supercomputers, Proc. Int'l Conf. High Performance Computing, Networking, Storage and Analysis (SC'11) (2011). 12 pages.
- [7] Jin, G., Endo, T. and Matsuoka, S.: A Parallel Optimization Method for Stencil Computation on the Domain that is Bigger than Memory Capacity of GPUs, *Proc. 15th IEEE Int. Conf. Cluster Computing (CLUS-TER'13)* (2013). 8 pages.
- [8] Endo, T. and Jin, G.: Software Technologies Coping with Memory Hierarchy of GPGPU Clusters for Stencil Computations, Proc. 16th IEEE Int. Conf. Cluster Computing (CLUSTER'14), pp. 132–139 (2014).
- [9] Nakao, M., Murai, H., Shimosaka, T., Tabuchi, A.,



Hanawa, T., Kodama, Y., Boku, T. and Sato, M.: XcalableACC: Extension of XcalableMP PGAS Language using OpenACC for Accelerator Clusters, *Proc. 1st Workshop Accelerator Programming using Directives (WAC-CPD'13)*, pp. 27–36 (2014).

- [10] Nakao, M., Lee, J., Boku, T. and Sato, M.: Productivity and Performance of Global-View Programming with XcalableMP PGAS Language, Proc. 12th IEEE/ACM Int'l Symp. Cluster, Cloud and Grid Computing (CC-GRID'12), pp. 402–409 (2012).
- [11] Himeno, R.: Himeno benchmark (2014). http://accc. riken.jp/2444.htm.
- [12] NVIDIA Corporation: PGI Compiler (2015). http: //www.pgroup.com/.